我先用的SIMULINK仿真：
先產(chǎn)生一個(gè)PN碼序列，變換到[1,-1]，然后與[1 j -1 -j]依次相乘，然后分開(kāi)實(shí)部和虛部，分別做0.22升余弦、上變頻到中頻，然后再解調(diào)出原始的PN序列，仿真出的PN序列與原始PN序列一樣。
然后用FPGA實(shí)現(xiàn)：
實(shí)現(xiàn)后，用AGILENT的信號(hào)源，TD信號(hào)設(shè)置了SYNC_DL碼，用FPGA跑的時(shí)候也穩(wěn)定檢測(cè)到了碼值，碼值很穩(wěn)定，但不在SYNC_DL碼表中，取出部分碼片取反或倒置后依然找不到相同的SYNC_DL碼片。換一個(gè)SYNC_DL碼，跑出來(lái)的碼值發(fā)生變化，也不在SYNC_DL碼表中。
哪位大蝦知道為什么，是不是中間少了什么環(huán)節(jié)？