Zhenbiao Li1　Wenhai Ni1　Jie Ma1　Ming Li1　Dequn Ma1　Dong Zhao1　Jesal Mehta2　 David Hartman2　Xianfeng Wang1 Ken K.O3　Kai Chen1

中國上海鼎芯通訊公司1　美國Orange Coast半導體公司2　佛羅里達大學3

由中國無線電信標準組織(CWTS)發(fā)起的時分同步碼分多址技術(TD-SCDMA)在2000年被國際電信聯盟(ITU)采納作為3G標準之一。盡管TD-SCDMA核心網絡的主結構與WCDMA和CDMA2000類雙邊帶CMOS收發(fā)器設計似，它仍然提供了如下的獨特特性：非對稱上／下行鏈路、靈巧的天線、聯合監(jiān)測和指揮棒交接，以便提高頻譜效率和系統(tǒng)性能。本文提出了一個遵照此規(guī)范的雙邊帶TD-SCDMA射頻收發(fā)器設計方案。它將壓控振蕩器(VCO)、分數N鎖相環(huán)(PLL)、接收信道選擇濾波器和發(fā)射驅動放大器集成在單個芯片中。該收發(fā)器采用0.18μm CMOS 工藝制造。
收發(fā)器芯片的框圖如圖1所示。包括模擬基帶(ABB)和數字基帶(DBB)，它提供了完整的TD-SCDMA信號處理功能。模擬基帶部分包括了用于補償模擬信道選擇濾波器和完成DC偏移校準的數字信號處理功能。

接收器利用直接轉換結構，它由2個低噪聲放大器(LNA)、1個雙平衡混頻器和I／Q模擬濾波器組成，支持雙頻帶范圍：1880MHz～1920MHz和2010MHz～2025MHz。低噪聲放大器是通過一個具有片上電感退化性能的全微分共源極放大器實現的。微分拓撲的使用抑制了共模噪聲干擾，減少了寄生效應。2個低噪聲放大器共享相同的LC-tank負載和衰減電感，從而減少了硅片面積。LNA集成了3種電壓增益模式：20dB，0dB和-10dB。低增益模式對于滿足最大的輸入功率和足夠的動態(tài)范圍需求是十分關鍵的。在最大增益時，標準的LNA噪聲系數(NF)是1dB。
TD-SCDMA輸入參考的二階截取點(IP2)需求是20dBm,它能夠在沒有校正電路的情況下滿足。正交混頻器的設計是全對稱的,交換核心的設計要給予特別的關注。最小25dBm二階輸入截點(IIP2)是標準的。

接收器陣列提供了62dB的電壓增益。增益控制在LNA和模擬濾波器部分完成。濾波器是一種由三級組成的有源RC網絡。第一級是信道選擇濾波器，它是一個310kHz的3dB帶寬一階低通濾波器。因為TD-SCDMA帶寬是1.28MHz，這個濾波器會使接收信號失真。要解決這個問題，可在±1％極性變化范圍內校準，然后由模擬基帶中的數字濾波器進行補償。因為一階濾波器不能完全抑制干擾，在ABB部分需要一個60dB動態(tài)范圍的ADC，從而在數字域完成抑制。利用數字信號處理技術可以減輕模擬電路設計的復雜度，同時減少功耗和硅片面積。第二級濾波器是針對ADC的抗混疊濾波器，角頻率是4.5MHz。最后一級是驅動緩沖器，具有-3dB～+3dB的電壓增益，增益步進是1 dB。在1900MHz(2010MHz)頻帶，1kHz～640kHz頻段，標準的綜合接收器噪聲系數是3.5dB(3.2dB)。發(fā)射器由一個直 接上變頻調制器、一個可變增益放大器(VGA)和一個驅動放大器(DA)組成。調制器使用了傳統(tǒng)的雙平衡混頻器，這種結構抑制了射頻載波，失諧成為載波泄漏的唯一來源。不使用校正技術，標準的載波抑制是56dBc，鏡像抑制是57dBc。
TD-SCDMA發(fā)射器需要的全部增益控制范圍是74dB，這是一個挑戰(zhàn)。ABB提供了12dB的數字增益控制，在模擬域留下了62dB的增益控制。要做到這點，通常使用2個或更多個VGA。附加的VGA降低了線性性能并消耗了更多的功率，從而對達到較高的相鄰信道泄漏率(ACLR)不利。如圖2所示，VGA使用了一個增益控制電路實現了大于40dB的增益控制范圍。通過Gm1(M1，M2，R1)和Gm2(M3，M4，R2)的切換，實現高增益和低增益的切換。通過切換晶體管陣列實現精確的增益步進調節(jié)。通過一對補償的數字信號控制2個相同的切換陣列，一個陣列連接到VDD，另一個連接到VGA輸出。如圖2所示，通過打開和關閉K1到K5晶體管，能夠以6dB步進調節(jié)增益。DA電路也提供增益控制。當輸入從Gm3(M7，M8)到Gm4(M9，M10)變化時，DA的增益從高到低變化。衰減電感L3和L4增加了余量，提高了線性性能。VGA和DA合在一起的標準增益控制范圍大于66dB，增益步進大約為6dB。當輸出功率是4.4dBm時，標準的誤差矢量幅度(EVM)是3.7％，相鄰信道泄漏率是46dBc，比TD-SCDMA的系統(tǒng)需求要好一些。

合成器用一個帶有26MHz外部參考振蕩器的3∑-△階分數N鎖相環(huán)實現。一體化壓控振蕩器設計工作在TD-SCDMA頻帶，并且基于工作在兩倍本振頻率MOS變容二極管的LC共振槽。多比特切換電容陣列用來保證VCO調整范圍足夠覆蓋TD-SCDMA帶寬，并保持VCO 增益(KVCO)較低。在1.9GHz載波頻率、3.2MHz頻率偏移時，標準的相位噪聲是-132dBc／Hz。1kHz～640kHz一體化的相位噪聲大約是0.85°。所有雜散和分數雜散信號能量至少低于載波77dB，如圖3所示。這個級別的頻譜純度歸因于上下充電泵電流的精確匹配、全對稱設計和布局、較低的VCO增益，以及針對∑-△模塊的抖動技術的使用。

通過VCO校準算法實現快速捕獲和建立，它在校準周期的開始打開環(huán)路，并選擇適當的VCO工作頻帶。一旦校準完成，環(huán)路關閉。在短時間內大電流輔助充電泵打開，從而增加環(huán)路帶寬并允許快速建立。標準的建立時間是70μs。
收發(fā)器的關鍵性能參數在表1中作了總結，它滿足了TD-SCDMA的系統(tǒng)需求。與BiCMOS TD-SCDMA收發(fā)器比較，它在1.8V供電時，功耗降低約30％。芯片的顯微圖如圖4所示，它的尺寸是2.8×2.8mm2。