IIC

1、Incoming International Center -- 入局國際中心

2、即I2C，一種總線結構。

IIC 是作為英特爾IC 的互補，這種總線類型是由菲利浦半導體公司在八十年代初設計出來的，主要是用來連接整體電路(ICS) ，IIC是一種多向控制總線，也就是說多個芯片可以連接到同一總線結構下，同時每個芯片都可以作為實施數據傳輸的控制源。這種方式簡化了信號傳輸總線。例如：內存中的SPD信息,通過IIC，與BX芯片組聯系，IIC 存在于英特爾PIIX4結構體系中。

隨著大規(guī)模集成電路技術的發(fā)展，把CPU和一個單獨工作系統所必需的ROM、RAM、I/O端口、A/D、D/A等外圍電路集成在一個單片內而制成的單片機或微控制器愈來愈方便。目前，世界上許多公司生產單片機，品種很多。其中包括各種字長的CPU，各種容量的ROM、RAM以及功能各異的I/O接口電路等等，但是，單片機的品種規(guī)格仍然有限，所以只能選用某種單片機來進行擴展。擴展的方法有兩種：一種是并行總線，另一種是串行總線。由于串行總線的連線少，結構簡單，往往不用專門的母板和插座而直接用導線連接各個設備。因此，采用串行線可大大簡化系統的硬件設計。PHILIPS公司早在十幾年前就推出了I2C串行總線，利用該總線可實現多主機系統所需的裁決和高低速設備同步等功能。因此，這是一種高性能的串行總線。

1 I2C總線的硬件結構

I2C串行總線一般有兩根信號線，一根是雙向的數據線SDA，另一根是時鐘線SCL。所有接到I2C總線設備上的串行數據SDA都接到總線的SDA上，各設備的時鐘線SCL接到總線的SCL上。典型的I2C總線結構如圖1所示。

為了避免總線信號的混亂，要求各設備連接到總線的輸出端時必須是開漏輸出或集電極開路輸出。設備與總線的接口電路如圖2所示。設備上的串行數據線SDA接口電路應該是雙向的，輸出電路用于向總線上發(fā)送數據，輸入電路用于接收總線上的數據。而串行時鐘線也應是雙向的，作為控制總線數據傳送的主機，一方面要通過SCL輸出電路發(fā)送時鐘信號，另一方面還要檢測總線上的SCL電平，以決定什么時候發(fā)送下一個時鐘脈沖電平；作為接受主機命令的從機，要按總線上的SCL信號發(fā)出或接收SDA上的信號，也可以向SCL線發(fā)出低電平信號以延長總線時鐘信號周期�？偩�空閑時，因各設備都是開漏輸出，上拉電阻Rp使SDA和SCL線都保持高電平。任一設備輸出的低電平都將使相應的總線信號線變低，也就是說：各設備的SDA是“與”關系，SCL也是“與”關系。

總線對設備接口電路的制造工藝和電平都沒有特殊的要求（NMOS、CMOS都可以兼容）。在I2C總線上的數據傳送率可高達每秒十萬位，高速方式時在每秒四十萬位以上。另外，總線上允許連接的設備數以其電容量不超過400pF為限。

總線的運行（數據傳輸）由主機控制。所謂主機是指啟動數據的傳送（發(fā)出啟動信號）、發(fā)出時鐘信號以及傳送結束時發(fā)出停止信號的設備，通常主機都是微處理器。被主機尋訪的設備稱為從機。為了進行通訊，每個接到I2C總線的設備都有一個唯一的地址，以便于主機尋訪。主機和從機的數據傳送，可以由主機發(fā)送數據到從機，也可以由從機發(fā)到主機。凡是發(fā)送數據到總線的設備稱為發(fā)送器，從總線上接收數據的設備被稱為接受器。

I2C總線上允許連接多個微處理器以及各種外圍設備，如存儲器、LED及LCD驅動器、A/D及D/A轉換器等。為了保證數據可靠地傳送，任一時刻總線只能由某一臺主機控制，各微處理器應該在總線空閑時發(fā)送啟動數據，為了妥善解決多臺微處理器同時發(fā)送啟動數據的傳送（總線控制權）沖突，以及決定由哪一臺微處理器控制總線的問題，I2C總線允許連接不同傳送速率的設備。多臺設備之間時鐘信號的同步過程稱為同步化。

2 I2C數據傳輸

在I2C總線傳輸過程中，將兩種特定的情況定義為開始和停止條件（見圖3）：當SCL保持“高”時，SDA由“高”變?yōu)椤暗汀睘殚_始條件；當SCL保持“高”且SDA由“低”變?yōu)椤案摺睍r為停止條件。開始和停止條件均由主控制器產生。使用硬件接口可以很容易地檢測到開始和停止條件，沒有這種接口的微機必須以每時鐘周期至少兩次對SDA取樣，以檢測這種變化。

SDA線上的數據在時鐘“高”期間必須是穩(wěn)定的，只有當SCL線上的時鐘信號為低時，數據線上的“高”或“低”狀態(tài)才可以改變。輸出到SDA線上的每個字節(jié)必須是8位，每次傳輸的字節(jié)不受限制，但每個字節(jié)必須要有一個應答ACK。如果一接收器件在完成其他功能（如一內部中斷）前不能接收另一數據的完整字節(jié)時，它可以保持時鐘線SCL為低，以促使發(fā)送器進入等待狀態(tài)；當接收器準備好接受數據的其它字節(jié)并釋放時鐘SCL后，數據傳輸繼續(xù)進行。I2C數據總線傳送時序如圖4所示。

數據傳送具有應答是必須的。與應答對應的時鐘脈沖由主控制器產生，發(fā)送器在應答期間必須下拉SDA線。當尋址的被控器件不能應答時，數據保持為高并使主控器產生停止條件而終止傳輸。在傳輸的過程中，在用到主控接收器的情況下，主控接收器必須發(fā)出一數據結束信號給被控發(fā)送器，從而使被控發(fā)送器釋放數據線，以允許主控器產生停止條件。合法的數據傳輸格式如下：

I2C總線在開始條件后的首字節(jié)決定哪個被控器將被主控器選擇，例外的是“通用訪問”地址，它可以在所有期間尋址。當主控器輸出一地址時，系統中的每一器件都將開始條件后的前7位地址和自己的地址進行比較。如果相同，該器件即認為自己被主控器尋址，而作為被控接收器或被控發(fā)送器則取決于R/W位。

3 I2C總線的應用

I2C總線是各種總線中使用信號線最少，并具有自動尋址、多主機時鐘同步和仲裁等功能的總線。因此，使用I2C總線設計計算機系統十分方便靈活，體積也小，因而在各類實際應用中得到廣泛應用。下面舉二個應用示例。

3.1 伺服控制系統用I2C擴展LCD顯示器

圖5是一個伺服系統的結構圖。它用8XC752單片機的PWM輸出經放大后來驅動電機，電機的轉速由測速機測取并直接送到8XC752片內的A/D電路。處理后的有關信息經I2C總線送到LCD驅動芯片PCF8577以驅動64段LCD顯示板。

3.2 通用I/O端口作為I2C總線接口

目前，51、96系列的單片機應用很廣，但是由于它們都沒有I2C總線接口，從而限制了在這些系統中使用具有I2C總線接口的器件。通過對I2C總線時序的分析，可以用51單片機的兩根I/O線來實現I2C總線的功能。接I2C總線規(guī)定：SCL線和SDA線是各設備對應輸出狀態(tài)相“與”的結果，任一設備都可以用輸出低電平的方法來延長SCL的低電平時間，以迫使高速設備進入等待狀態(tài)，從而實現不同速度設備間的時鐘同步。因此，即使時鐘脈沖的高、低電平時間長短不一，也能實現數據的可靠傳送，可以用軟件控制I/O口做I2C接口。下面就是用GMS97C2051的通用I/O口來作為I2C總線接口，并由軟件控制實現數據傳送的例子，圖6為其連線圖。

在單主控器的系統中，時鐘線僅由主控器驅動，因此可以用51系列的一根I/O線作為SCL的信號線，將其設備為輸出方式，并由軟件控制來產生串行時鐘信號。在實際系統中使用了P1.3。另一根I/O線P1.2作為I2C總線的串行數據線，可在軟件控制下在時鐘的低電平期間讀取或輸出數據。系統傳輸數據的過程如下：先由單片機發(fā)出一個啟始數據信號，接著送出要訪問器件的7位地址數據，并等待被控器件的應答信號。當收以應答信號后，根據訪問要求進行相應的操作。如果是讀入數據，則數據線可一直設為輸入方式，中間不需要改變SDA線的工作方式，每讀入一個字節(jié)均應依次檢測應答信號；如果是輸出數據，則首先將SDA設置為輸出方式，當發(fā)送完一個字節(jié)后，需要改變SDA線為輸入方式，此時讀入被控器件的應答信號就完成了一個字節(jié)的傳送。當所有數據傳輸完畢后，應向SDA發(fā)出一個停止信號，以結束該次數據傳輸。

下面給出51系列用匯編語言實現啟始、停止、讀、寫、應答的程序，讀者也可以根據I2C總線時序在96系列或其它單片機上實現I2C總線接口。

a.啟動位程序

ACK：CLR P1.3

NOP

NOP

SETB P1.2

NOP

NOP

NOP

CPL P1.3 ；P1.3=1

NOP

NOP

NOP

DENGDAI：JB P1.2，DENGDAI

RET

b.讀數據程序

讀字節(jié)可以在當前地址讀（CURRENT

READ），也可以隨機讀（RANDOM READ），讀出數據的最后一個字節(jié)后不用加應答信號。

READ：PUSH 0EH

CLR P1.4

LCALL BSTART ；START

MOV A，#0A0H ；SEND THE CNOTROL BYTE

LCALL SENDBYTE

LCALL ACK

MOV A，R1 ；SEND THE ADDRESS

LCALL SENDBYTE

LCALL ACK

LCALL BSTART ；START

MOV A，#0A1H ；SEND THE CNOTROL BYTE

LCALL SENDBYTE

LCALL ACK

LCALL READBYTE

LCALL BSTOP

POP 0EH

RET

送字節(jié)程序：

SENDBYTE：PUSH 0EH

PUSH 00H

MOV R0,#08H

LOOP1:CLR P1.3

NOP

NOP

RLC A

MOV P1.2,C

CPL P1.3 ;P1.3=1

NOP

NOP

DJNZ R0,LOOP1

POP 00H

POP 0EH

RET

讀字節(jié)子程序：

READBYTE：PUSH 0EH

PUSH 00H

MOV R0，#08H；READ THE CONTENT

CLR A

LOOP4：CLR P1.3

NOP

NOP

NOP

SETB P1.3 ；P1.3=1

MOV C,P1.2

RLC A

DJNZ R0,LOOP4

MOV R2,A

POP 00H

POP 0EH

RET

c.寫數據程序：

WRITE：PUSH 0EH

CLR P1.4

LCALL BSTART

MOV A，#0A0H

CLALL SENDBYTE ；SEND THE CONTROL BYTE

LCALL ACK

MOV A，R1 ；SEND THE ADDRESS

LCALL SENDBYTE

LCALL ACK

MOV A，R2 ；WRITE THE CONTENT

LCALL SENDBYTE

LCALL ACK

LCALL BSTOP

POP 0EH

RET

連續(xù)寫的兩個字節(jié)之間最好是有10ms的延時。當然，也可以進行頁寫（PAGE

WRITE），即一次性連續(xù)寫8個字節(jié)，但采用頁寫方式時每個字節(jié)后要有一個應答信號。

d.停止位程序：

BSTOP：CLR P1.3

NOP

NOP

CLR P1.2

NOP

NOP

NOP

SETB P1.3

NOP

NOP

NOP

SETB P1.2

RET

• 通信詞典解釋