百科解釋
目錄·IP核概述·IP核介紹·用IP核實現(xiàn)的D/A轉(zhuǎn)換器的功能及特點·IP核再使用的十大注意事項 IP核概述 IP核則是一段具有特定電路功能的硬件描述語言程序,該程序與集成電路工藝無關(guān),可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。利用IP核設(shè)計電子系統(tǒng),引用方便,修改基本元件的功能容易。具有復(fù)雜功能和商業(yè)價值的IP核一般具有知識產(chǎn)權(quán),盡管IP核的市場活動還不規(guī)范,但是仍有許多集成電路設(shè)計公司從事IP核的設(shè)計、開發(fā)和營銷工作。IP核有兩種,與工藝無關(guān)的VHDL程序稱為軟核;具有特定電路功能的集成電路版圖稱為硬核。硬核一般不允許更改,利用硬核進行集成電路設(shè)計難度大,但是容易成功流片。IP核介紹 IP(知識產(chǎn)權(quán))核將一些在數(shù)字電路中常用,但比較復(fù)雜的功能塊,如FIR濾波器、SDRAM控制器、PCI接口等設(shè)計成可修改參數(shù)的模塊。IP核的重用是設(shè)計人員贏得迅速上市時間的主要策略。隨著CPLD/FPGA的規(guī)模越來越大,設(shè)計越來越復(fù)雜(IC的復(fù)雜度以每年55%的速率遞增,而設(shè)計能力每年僅提高21%),設(shè)計者的主要任務(wù)是在規(guī)定的時間周期內(nèi)完成復(fù)雜的設(shè)計。調(diào)用IP核能避免重復(fù)勞動,大大減輕工程師的負擔(dān),因此使用IP核是一個發(fā)展趨勢。 IP核包括硬IP與軟IP?膳渲肐P是參數(shù)化后的可重定目標IP,其優(yōu)點是可以對功能加以裁剪,以符合特定的應(yīng)用。這些參數(shù)包括總線寬度、存儲器容量、使能或禁止功能塊。 硬IP最大的優(yōu)點是確保性能,如速度、功耗等。然而,硬IP難以轉(zhuǎn)移到新工藝或集成到新結(jié)構(gòu)中,是不可重配置的。 軟IP是以綜合形式交付的,因而必須在目標工藝中實現(xiàn),并由系統(tǒng)設(shè)計者驗證。其優(yōu)點是源代碼靈活,可重定目標于多種制作工藝,在新功能級中重新配置。 不過目前大多數(shù)庫是收費的,但也可以從網(wǎng)上下載一些免費的IP核。用IP核實現(xiàn)的D/A轉(zhuǎn)換器的功能及特點 數(shù)字到模擬轉(zhuǎn)換器(DACs)將一個二進制數(shù)轉(zhuǎn)換為與之對應(yīng)的電壓值,目前常用的D/A轉(zhuǎn)換器都是由電阻或電容加權(quán)網(wǎng)絡(luò)、受碼元控制的開關(guān)和基準電壓或電流源組成。當D/A轉(zhuǎn)換器需要轉(zhuǎn)換的信號每次取樣字長很長時,對這些電路的精度要求很高,并且還必須在整個溫度范圍和整個使用壽命期間內(nèi)保持電路參數(shù)的穩(wěn)定。例如,一個16位的D/A轉(zhuǎn)換器,其MSB的精度必須在1/2 16以內(nèi),這是很困難的。所以,需尋求一種中保持高分辨率又可降低對電路精度和穩(wěn)定度要求的方法。 可綜合的Delta-Sigma DAC(術(shù)語Delta-Sigma分別指算術(shù)差與和,即Δ-∑DAC),是Xilinx公司提供的免費IP核,可從網(wǎng)上下載得到。 Delta-Sigma DAC使用數(shù)字技術(shù),因而它不溫度的影響,并且能在一片可編程邏輯器件中實現(xiàn)。避免在D/A轉(zhuǎn)換器中使用匹配電阻,不僅能更便宜,而且,其轉(zhuǎn)換是線性的。Delta-Sigma DAC實際上是高速單個位的DAC,用數(shù)字反饋技術(shù),在輸出端產(chǎn)生一串脈沖。脈沖串中信號為高電平的時間部分與二進制輸入成比例,當這個脈沖串通過一個模擬低通濾波器后就得到一個模擬輸出信號。 圖1 是一個典型的可編程邏輯器件實現(xiàn)的DAC的頂層電路圖,輸入信號有復(fù)位信號、時鐘信號以及二進制數(shù)據(jù)總線。輸出DACoutDrvr驅(qū)動一個外部的低通濾波器Vout能從0V~Vcco。這里Vcco是FPGA I/O塊的供電電壓。輸入/輸出詳細說明如表1所列。 表1 輸入輸出描述表 信號 方向 描 述 DACOUT 輸出 驅(qū)動外部低通濾波器的脈沖串(通過一個輸出驅(qū)動器) DACIN 輸入 數(shù)字輸入總線,值必須設(shè)置成鐘的正沿 clk 輸入 正沿有效 Reset 輸入 復(fù)位信號初始化SigmaLatch和輸出D觸發(fā)器 DAC的二進制輸入是一個無符號數(shù)!0”代表最低電壓,輸出的模擬電壓也只有正的!0”輸入產(chǎn)生0V輸出,輸入端全“1”,則輸出近似達到Vcco。 圖2 是Delta-Sigma DAC的原理框圖,二進制輸入的位寬是可變的。為簡單起見,電路原理圖描述了一個8位二進制輸入的DAC。 在這個器件中,二進制加法器用來產(chǎn)生和,也用來產(chǎn)生差。盡管Delta Adder的輸入是無符號數(shù),兩個加法器的輸出卻都是有符號數(shù)。Delta Adder計算DAC輸入和當前DAC輸出的差,并用一個二進制數(shù)表示。因為DAC的輸出是一個單個的位,因此它不是1就是0。如圖2所示,當輸入加上由Sigma Latch的輸出的兩個拷貝與0構(gòu)成的10位數(shù),就產(chǎn)生差值,這也補償了DACIN是無符號數(shù)的事實。Sigma Adder將它原來的輸出(保存在Sigma Latch中)與當前的Delta Adder的輸出相加。 圖1中輸出電壓與輸入電壓的關(guān)系為 VOUT=(DACIN/(2MSBI+1))×VCCO 式中單位為V。 例如,對于一個8位DAC(MSBI=7),最后的輸出是這樣:DACIN輸入是0,則輸出也是0;DACIN輸入是十六進制數(shù)FF時,輸出值為最大(255/256)×Vcco。 阻容低通濾波器適合多數(shù)應(yīng)用需要,一個簡單的阻容低通濾波器就能工作得很好。 Vs的定義是:DAC輸入增加或減少時,在Vout端產(chǎn)生變化的絕對值。對一個8位DAC,Vs等于(1/256)×Vcco。 Vout能夠產(chǎn)生在0V~Vcco之間可變的電壓,具體的值由DACIN的位寬和輸入的數(shù)值決定。 Delta-Sigma DAC適合需要相對高精度的低頻應(yīng)用。在這種應(yīng)用中,電壓不會很快地變化,因此,RC的時間常數(shù)可以很大,以減小噪聲。 這種DAC最廣泛的應(yīng)用就是產(chǎn)生通常直流電壓。這包括電壓控制振蕩器、電壓控制運算放大器、I/O參數(shù)電壓、可編程電壓源、波形發(fā)生器(正弦、三角等)、A/D轉(zhuǎn)換中的參考電壓等。 Delta-Sigma DAC是一個例子,說明高速可編程邏輯器件能用于混合信號系統(tǒng),以減少元件的數(shù)量?删幊踢壿嬈骷乃俣群兔芏仁顾鼈兂蔀槟M信號產(chǎn)生和處理方面理想的元件。 用VHDL語言編寫的程序 library ieee; use ieeestd_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity dac_ds is port(reset :in std_logic; clk :in std_logic; din :in std_logic_vector(7 downto 0);--Signed integer dout :out std_logic; ); end dac_ds; architecture arch_dac_ds of dac_ds is signal error :std_logic_vector(9 downto 0);--Error accumulator is 2 bits larger constant zeros:std_logic_vector(7 downto 0):=(others=>&#039;0&#039;); begin process(reset,clk,din) variable val :std_logic_vector(9 downto 0); begin if reset=&#039;1&#039;then error<=(others=>&#039;0&#039;); dout<=&#039;0&#039;; elsif clk&#039;event and clk=&#039;1&#039; then --val:=din+error;din is sign extended to nbits+2 val:=(din(din&#039;high)&din(din&#039;high)&din)+error; if val(val&#039;high)=&#039;0&#039;then dout<=&#039;1&#039;; error<=val+("11"& zeros); else dout<=&#039;0&#039;; error<=val+("01"&zeros); end if; end if; end process; end arch_dac_ds; 4 芯片的選擇和配置 選擇MAX7000S系列可編程邏輯器件,編譯后由MAX+PLUS II軟件自動配置進EMP7032SLC44芯片,將生成的目標文件通過編程電纜對器件進行編程。 將該IP核實現(xiàn)的D/A轉(zhuǎn)換器用于新型智能電阻爐溫度控制儀中,因為調(diào)節(jié)爐溫的信號不要求變化很快,因此DAC的輸入二進制信號為緩變信號。對于這種低頻應(yīng)用,可以將RC時間常數(shù)取得較大,以減小噪聲。這樣,可綜合的VHDL語言Delta-Sigma DAC模塊配置進EMP7032芯片后,達到了預(yù)期的效果。IP核再使用的十大注意事項 知識產(chǎn)權(quán)(IP)的再使用是設(shè)計組贏得迅速上市時間的主要策略,因為現(xiàn)在留給設(shè)計者完成諸如蜂窩電話和Internet路由器等熱門IC設(shè)計的周期只有3個月。設(shè)計者還需面對這樣一個嚴酷的現(xiàn)實,即IC的復(fù)雜度以每年55%的速率遞增,而設(shè)計能力每年僅提高21%。 為系統(tǒng)設(shè)計者專門制作的再使用IP彌補了這方面的不足。再使用既為IP建立者,也為系統(tǒng)設(shè)計者提供一種共享最佳IP核和主導(dǎo)模塊的方法。系統(tǒng)設(shè)計者的主要任務(wù)是在規(guī)定的周期時間內(nèi)研發(fā)出復(fù)雜的設(shè)計。這只有采用新設(shè)計方法和完全不同的芯片設(shè)計理念才能完成。IP再使用已經(jīng)成為系統(tǒng)設(shè)計方法的關(guān)鍵所在。 1. 再使用標準的選擇 標準是再使用的基礎(chǔ)。在設(shè)計一個系統(tǒng)時,可供工程人員考慮的工業(yè)標準很多,比如半導(dǎo)體再使用標準(SRS),它是對各種工業(yè)再使用創(chuàng)議標準的補充,提出這些創(chuàng)議標準的組織包括“虛插座接口聯(lián)盟VSIA”等。再使用標準為IP設(shè)計流程中的各階段提供規(guī)則、指南和接口方法。它是高效設(shè)計方法的一個里程碑,讓可再用IP快捷地、即插即用地集成到系統(tǒng)解決方案成為可能。 再使用標準通常涉及到許多方面,如系統(tǒng)級設(shè)計、結(jié)構(gòu)、實現(xiàn)、驗證以及文件編制和可交付清單等與IP有關(guān)的事項。例如,結(jié)構(gòu)分類目錄解決片上或片外的接口。實現(xiàn)分類目錄通過HDL代碼標準、物理表示、單元庫以及模擬子單元集中解決如何建立IP的問題。功能驗證及可測試設(shè)計(DFT)標準則包含在驗證分類目錄中。 2. IP核的選擇 根據(jù)IP使用的劃分,IP建立者可按下列三種形式設(shè)計IP:可再用、可重定目標以及可配置?稍儆肐P是著眼于按各種再使用標準定義的格式和快速集成的要求而建立的,便于移植,更重要的是有效集成。可重定目標IP是在充分高的抽象級上設(shè)計的,因而可以方便地在各種工藝與結(jié)構(gòu)之間轉(zhuǎn)移。可配置IP是參數(shù)化后的可重定目標IP,其優(yōu)點是可以對功能加以裁剪以符合特定的應(yīng)用。這些參數(shù)包括總線寬度、存儲器容量、使能或禁止功能塊。硬IP與軟IP的意圖不同,因而對IP的開發(fā)和在這之后的IP的集成采用不同的方法。 3. 硬IP 硬IP對功率、體積和性能進行了優(yōu)化,并映射至特定的工藝。具體實例包括已完成布局布線的網(wǎng)表,以特定工藝庫或全定制物理布圖,或兩者之組合。硬IP是特定工藝來實現(xiàn)的,通常用GDSII格式表示。硬IP可以再使用,且由于它已處于設(shè)計表示的最底層,因而最容易集成。硬IP已完全用目標工藝實現(xiàn)是按十分接近于標準單元庫元件的形式交付的,故而允許設(shè)計者將IP快速地集成在衍生產(chǎn)品中。硬IP最大的優(yōu)點是確保性能,如速度、功耗等。然而,硬IP難以轉(zhuǎn)移到新工藝或集成到新結(jié)構(gòu)中,是不可重配置的。 4. 軟IP 軟IP是以綜合形式交付的,因而必須在目標工藝中實現(xiàn),并由系統(tǒng)設(shè)計者驗證。其優(yōu)點是源代碼的靈活性,它可重定目標于多種制作工藝,在新功能級中重新配置。 由于設(shè)計以高層次表示,因而軟IP是可再用的,易于重定目標和重配置,然而預(yù)測軟IP的時序、面積與功率諸方面的性能較困難。為了實現(xiàn)最高效率的再使用并減少集成時間,IP應(yīng)從軟件源代碼開始;而為了確保性能,復(fù)雜IP應(yīng)以硬IP的形式共享。 5. 再使用的軟插接 軟插接是開發(fā)符合再使用標準IP的過程,它應(yīng)成為建立新IP設(shè)計流程的組成部分。過程需要有關(guān)IP深層的知識,因此只有IP建立者最熟知IP塊,有能力建立這些些概念,在時序分析時去除假通路,并最終確定結(jié)果的正確性。與DFT一樣,軟插接會修改現(xiàn)有的設(shè)計流程來適應(yīng)再使用設(shè)計和生成附加可交付項,因此在設(shè)計流程中應(yīng)及早考慮再使用事項。 6. 再使用的提供與獲取 IP資源庫為IP建立者和系統(tǒng)設(shè)計者提供共享和使用IP的基礎(chǔ)設(shè)施。這個系統(tǒng)應(yīng)讓IP建立者和系統(tǒng)設(shè)計者共享硬和軟兩方面的可再用IP。資源庫提供多場所的全方位訪問,系統(tǒng)集成的全方位開發(fā)。它也是設(shè)計師搜索、選擇、將再使用塊集成到自己系統(tǒng)中的快捷而又簡便的途徑。 資源庫基礎(chǔ)設(shè)施還應(yīng)開辟一個區(qū)域,讓系統(tǒng)開發(fā)者提供反饋、出錯報告、錯誤改正及資源庫中任何有關(guān)IP塊的注解。反饋信息塊建立者對錯誤的修復(fù)與改進說明一起是塊數(shù)據(jù)庫列表的一部分。 7. IP塊的認證 認證能確定IP塊是否符合相關(guān)的再使用標準。它提供一把表征塊再使用質(zhì)量的尺度,應(yīng)在IP進入資源庫前完成。由于IP建立者熟知IP,他應(yīng)測試塊概念間的一致性以及與工具、庫以及硬件平臺的兼容性。一個獨立的認證小組通過對可交付性、再使用性以及出錯歷史記錄的隨機抽樣,預(yù)測IP核的質(zhì)量和可靠性,定出IP的分類等級。這個等級讓設(shè)計者有一個總體概念,如IP符合標準的準確性有多好,再使用需多大的軟插接工作量。 8.IP集成的優(yōu)化 對IP核的再使用,建立者需軟插接IP、進行認證、將它存放在系統(tǒng)設(shè)計者能訪問的資源庫中。自動化工具提供多種手段,加速軟插接和資源庫的操作,認證和集成過程的部分自動化。工具制造商力爭實現(xiàn)更多的自動化。在理想情況下,全部IP塊可從資源庫中按需供給。 9.設(shè)計周期的加速 目前,設(shè)計者幾乎沒有能力在三個月設(shè)計周期內(nèi)開發(fā)出合乎規(guī)格的新產(chǎn)品。如果對每個產(chǎn)品族建立一個設(shè)計平臺,設(shè)計組就能充分發(fā)揮平臺的作用,開發(fā)出產(chǎn)品的衍生品種。一種有效的再使用方法應(yīng)讓可再使用IP的開發(fā)作為平臺的一部分,并將IP塊快速地集成到衍生品種。 10.支持基礎(chǔ)設(shè)施 一旦IP開始普遍使用,提供該IP的支持是必要的。建立者繼續(xù)擁有IP,因為支持它需要深層的知識。建立者負責(zé)IP的更新,將最新版本放置在資源庫中。IP由為系統(tǒng)設(shè)計者服務(wù)的認證組重新認證。此外,建立者還應(yīng)在系統(tǒng)設(shè)計者集成IP遇到困難時提供必需的支持。
移動通信網(wǎng) | 通信人才網(wǎng) | 更新日志 | 團隊博客 | 免責(zé)聲明 | 關(guān)于詞典 | 幫助