VHDL

VHDL（VHSIC（Very High Speed Integrated Circuit）Hardware Description Language）是一種用于描述電路行為的高級(jí)語言，由美國國防部研究發(fā)展局（DARPA）在1983年開發(fā)，它具有高度可編程性，可用于設(shè)計(jì)、模擬、仿真、驗(yàn)證和綜合各種電路，并可將設(shè)計(jì)的電路直接編程到特定的硬件中。 VHDL在通信中的應(yīng)用主要有以下幾個(gè)方面： 1. 在無線通信系統(tǒng)中，VHDL可以用于設(shè)計(jì)和實(shí)現(xiàn)無線通信系統(tǒng)的控制器，以及實(shí)現(xiàn)無線通信系統(tǒng)的信號(hào)處理和數(shù)據(jù)傳輸。 2. 在數(shù)字通信系統(tǒng)中，VHDL可以用于設(shè)計(jì)和實(shí)現(xiàn)數(shù)字通信系統(tǒng)的控制器，以及實(shí)現(xiàn)數(shù)字通信系統(tǒng)的信號(hào)處理和數(shù)據(jù)傳輸。 3. 在多媒體通信系統(tǒng)中，VHDL可以用于設(shè)計(jì)和實(shí)現(xiàn)多媒體通信系統(tǒng)的控制器，以及實(shí)現(xiàn)多媒體通信系統(tǒng)的信號(hào)處理和數(shù)據(jù)傳輸。 4. 在光纖通信系統(tǒng)中，VHDL可以用于設(shè)計(jì)和實(shí)現(xiàn)光纖通信系統(tǒng)的控制器，以及實(shí)現(xiàn)光纖通信系統(tǒng)的信號(hào)處理和數(shù)據(jù)傳輸。 5. 在軟件無線電系統(tǒng)中，VHDL可以用于設(shè)計(jì)和實(shí)現(xiàn)軟件無線電系統(tǒng)的控制器，以及實(shí)現(xiàn)軟件無線電系統(tǒng)的信號(hào)處理和數(shù)據(jù)傳輸。 6. 在通信網(wǎng)絡(luò)中，VHDL可以用于設(shè)計(jì)和實(shí)現(xiàn)通信網(wǎng)絡(luò)的控制器，以及實(shí)現(xiàn)通信網(wǎng)絡(luò)的信號(hào)處理和數(shù)據(jù)傳輸。 7. 在無線網(wǎng)絡(luò)中，VHDL可以用于設(shè)計(jì)和實(shí)現(xiàn)無線網(wǎng)絡(luò)的控制器，以及實(shí)現(xiàn)無線網(wǎng)絡(luò)的信號(hào)處理和數(shù)據(jù)傳輸。 總之，VHDL在通信領(lǐng)域有著廣泛的應(yīng)用，可以用于設(shè)計(jì)和實(shí)現(xiàn)各種通信系統(tǒng)的控制器，以及實(shí)現(xiàn)各種通信系統(tǒng)的信號(hào)處理和數(shù)據(jù)傳輸。VHDL的出現(xiàn)，使得通信系統(tǒng)的設(shè)計(jì)更加便捷，更加容易實(shí)現(xiàn)，從而提高了通信系統(tǒng)的性能。

---

VHDL VHSIC Hardware Des cription Language 超高速集成電路硬件描述語言
VHDL Visual Hardware Des cription Language 可視硬件描述語言 


---

　　VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDes cription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本，（簡稱93版）。現(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。有專家認(rèn)為，在新的世紀(jì)中，VHDL于Verilog語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。

　　VHDL語言是一種用于電路設(shè)計(jì)的高級(jí)語言。它在80年代的后期出現(xiàn)。最初是由美國國防部開發(fā)出來供美軍用來提高設(shè)計(jì)的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計(jì)語言 。

　　VHDL的英文全寫是：VHSIC（Very High Speed Integrated Circuit）Hardware Des criptiong Language.翻譯成中文就是超高速集成電路硬件描述語言。因此它的應(yīng)用主要是應(yīng)用在數(shù)字電路的設(shè)計(jì)中。目前，它在中國的應(yīng)用多數(shù)是用在FPGA/CPLD/EPLD的設(shè)計(jì)中。當(dāng)然在一些實(shí)力較為雄厚的單位，它也被用來設(shè)計(jì)ASIC。

　　VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)

　　VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)

　　與其他硬件描述語言相比，VHDL具有以下特點(diǎn)：

　　功能強(qiáng)大、設(shè)計(jì)靈活。VHDL具有功能強(qiáng)大的語言結(jié)構(gòu)，可以用簡潔明確的源代碼來描述復(fù)雜的邏輯控制。它具有多層次的設(shè)計(jì)描述功能，層層細(xì)化，最后可直接生成電路級(jí)描述。VHDL支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)，這是其他硬件描述語言雖不能比擬的。VHDL還支持各種設(shè)計(jì)方法，既支持自底向上的設(shè)計(jì)，又支持自頂向下的設(shè)計(jì)；既支持模塊化設(shè)計(jì)，又支持層次化設(shè)計(jì)。

　　支持廣泛、易于修改。由于VHDL已經(jīng)成為IEEE標(biāo)準(zhǔn)所規(guī)范的硬件描述語言，目前大多數(shù)EDA工具幾乎都支持VHDL，這為VHDL的進(jìn)一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。在硬件電路設(shè)計(jì)過程中，主要的設(shè)計(jì)文件是用VHDL編寫的源代碼，因?yàn)閂HDL易讀和結(jié)構(gòu)化，所以易于修改設(shè)計(jì)。

　　強(qiáng)大的系統(tǒng)硬件描述能力。VHDL具有多層次的設(shè)計(jì)描述功能，既可以描述系統(tǒng)級(jí)電路，又可以描述門級(jí)電路。而描述既可以采用行為描述、寄存器傳輸描述或結(jié)構(gòu)描述，也可以采用三者混合的混合級(jí)描述。另外，VHDL支持慣性延遲和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。VHDL支持預(yù)定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來較大的自由度，使設(shè)計(jì)人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。

　　獨(dú)立于器件的設(shè)計(jì)、與工藝無關(guān)。設(shè)計(jì)人員用VHDL進(jìn)行設(shè)計(jì)時(shí)，不需要首先考慮選擇完成設(shè)計(jì)的器件，就可以集中精力進(jìn)行設(shè)計(jì)的優(yōu)化。當(dāng)設(shè)計(jì)描述完成后，可以用多種不同的器件結(jié)構(gòu)來實(shí)現(xiàn)其功能。

　　很強(qiáng)的移植能力。VHDL是一種標(biāo)準(zhǔn)化的硬件描述語言，同一個(gè)設(shè)計(jì)描述可以被不同的工具所支持，使得設(shè)計(jì)描述的移植成為可能。

　　易于共享和復(fù)用。VHDL采用基于庫（Library）的設(shè)計(jì)方法，可以建立各種可再次利用的模塊。這些模塊可以預(yù)先設(shè)計(jì)或使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放到庫中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用，可以使設(shè)計(jì)成果在設(shè)計(jì)人員之間進(jìn)行交流和共享，減少硬件電路設(shè)計(jì)

　　VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDes cription Language,誕生于1982年。1987年底，VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，IEEE-1076（簡稱87版)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和VHDL接口。此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原有的非標(biāo)準(zhǔn)的硬件描述語言。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本，（簡稱93版）。現(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，又得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。有專家認(rèn)為，在新的世紀(jì)中，VHDL于Verilog語言將承擔(dān)起大部分的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。

　　VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用VHDL進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的。

　�。�1）與其他的硬件描述語言相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語言。強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。

　�。�2）VHDL豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。

　�。�3）VHDL語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，

　　高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。

　�。�4）對(duì)于用VHDL完成的一個(gè)確定的設(shè)計(jì)，可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把VHDL描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。

　�。�5）VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。

　　附：一個(gè)簡單的VHDL的例子：(12位寄存器）

　　--- VHDL Example

　　-- User-Defined Macrofunction

　　ENTITY reg12 IS

　　PORT(

　　d : IN BIT_VECTOR(11 DOWNTO 0);

　　clk : IN BIT;

　　q : OUT BIT_VECTOR(11 DOWNTO 0));

　　END reg12;

　　ARCHITECTURE a OF reg12 IS

　　BEGIN

　　PROCESS

　　BEGIN

　　WAIT UNTIL clk = &＃39;&＃39;&＃39;&＃39;1&＃39;&＃39;&＃39;&＃39;;

　　q <= d;

　　END PROCESS;

　　END a;




抱歉，此頁面的內(nèi)容受版權(quán)保護(hù)，復(fù)制需扣除次數(shù)，次數(shù)不足時(shí)需付費(fèi)購買。

如需下載請(qǐng)點(diǎn)擊：點(diǎn)擊此處下載

關(guān)閉

掃碼付費(fèi)即可復(fù)制
X

• 更多詳細(xì)解釋內(nèi)容
• 在通信搜索中檢索“VHDL”

• VHDL上機(jī)手冊(cè)（基于Xilinx ISE & ModelSim）
• 更多 VHDL 相關(guān)技術(shù)資料下載

VCE | VCD | VCCT | VCCE | VCC | VCAP | VCAIS | VC | VBS | VBR-rt | VBR-nrt | VBR |