時(shí)鐘信號是時(shí)序邏輯的基礎(chǔ),它用于決定邏輯單元中的狀態(tài)何時(shí)更新。時(shí)鐘信號是指有固定周期并與運(yùn)行無關(guān)的信號量,時(shí)鐘頻率(clock frequency,CF)是時(shí)鐘周期的倒數(shù)。
時(shí)鐘邊沿觸發(fā)信號意味著所有的狀態(tài)變化都發(fā)生在時(shí)鐘邊沿到來時(shí)刻。
在邊沿觸發(fā)機(jī)制中,只有上升沿或下降沿才是有效信號,才能控制邏輯單元狀態(tài)量的改變。至于到底是上升沿還是下降沿作為有效觸發(fā)信號,則取決于邏輯設(shè)計(jì)的技術(shù)。
同步是時(shí)鐘控制系統(tǒng)中的主要制約條件。同步是指在有效信號沿發(fā)生時(shí)刻,希望寫入單元的數(shù)據(jù)也有效。數(shù)據(jù)有效則是指數(shù)據(jù)量比較穩(wěn)定(不發(fā)生改變),并且只有當(dāng)輸入發(fā)生變化時(shí)數(shù)值才會發(fā)生變化。由于組合電路無法實(shí)現(xiàn)反饋,所以只要輸入量不發(fā)生變化,輸出最后最終會是一個(gè)穩(wěn)定有效的量。
抱歉,此頁面的內(nèi)容受版權(quán)保護(hù),復(fù)制需扣除次數(shù),次數(shù)不足時(shí)需付費(fèi)購買。
如需下載請點(diǎn)擊:點(diǎn)擊此處下載
掃碼付費(fèi)即可復(fù)制
X