邊界掃描

　　邊掃描測試是在20世紀80年代中期做為解決PCB物理訪問問題的JTAG接口發(fā)展起來的，這樣的問題是新的封裝技術導致電路板裝配日益擁擠所產生的。邊界掃描在芯片級層次上嵌入測試電路，以形成全面的電路板級測試協(xié)議。利用邊界掃描－－自1990年以來的行業(yè)標準IEEE 1149.1－－您甚至能夠對最復雜的裝配進行測試、調試和在系統(tǒng)設備編程，并且診斷出硬件問題。
　　邊界掃描的優(yōu)先：
　　通過提供對掃描鏈的IO的訪問，可以消除或極大地減少對電路板上物理測試點的需要，這就會顯著節(jié)約成本，因為電路板布局更簡單、測試夾具更廉價、電路中的測試系統(tǒng)耗時更少、標準接口的使用增加、上市時間更快。除了可以進行電路板測試之外，邊界掃描允許在PCB貼片之后，在電路板上對幾乎所有類型的CPLD和閃存進行編程，無論尺寸或封裝類型如何。在系統(tǒng)編程可通過降低設備處理、簡化庫存管理和在電路板生產線上集成編程步驟來節(jié)約成本并提高產量。
　　邊界掃描原理：
　　IEEE 1149.1 標準規(guī)定了一個四線串行接口（第五條線是可選的），該接口稱作測試訪問端口（TAP），用于訪問復雜的集成電路（IC），例如微處理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位寄存器和狀態(tài)機，以執(zhí)行邊界掃描功能。在TDI（測試數(shù)據(jù)輸入）引線上輸入到芯片中的數(shù)據(jù)存儲在指令寄存器中或一個數(shù)據(jù)寄存器中。串行數(shù)據(jù)從TDO（測試數(shù)據(jù)輸出）引線上離開芯片。邊界掃描邏輯由TCK（測試時鐘）上的信號計時，而且TMS（測試模式選擇）信號驅動TAP控制器的狀態(tài)。TRST（測試重置）是可選項。在PCB上可串行互連多個可兼容掃描功能的IC，形成一個或多個掃描鏈，每一個鏈都由其自己的TAP。每一個掃描鏈提供電氣訪問，從串行TAP接口到作為鏈的一部分的每一個IC上的每一個引線。在正常的操作過程中，IC執(zhí)行其預定功能，就好像邊界掃描電路不存在。但是，當為了進行測試或在系統(tǒng)編程而激活設備的掃描邏輯時，數(shù)據(jù)可以傳送到IC中，并且使用串行接口從IC中讀取出來。這樣數(shù)據(jù)可以用來激活設備核心，將信號從設備引線發(fā)送到PCB上，讀出PCB的輸入引線并讀出設備輸出。

• 通信詞典解釋