詞語解釋
邊界掃描（Boundary Scan）是一種用于測試和調(diào)試電子設(shè)備的技術(shù)，它可以用來檢測電路板上的連接性，以及檢測設(shè)備的功能性。邊界掃描的基本原理是，利用芯片上的邊界掃描線路，將一個(gè)特定的測試序列從一個(gè)芯片傳輸?shù)搅硪粋�(gè)芯片，以檢查電路板上的連接性和設(shè)備的功能性。 邊界掃描技術(shù)在通信領(lǐng)域有著廣泛的應(yīng)用，它可以用來檢測復(fù)雜的電子設(shè)備，如多媒體設(shè)備、電信設(shè)備和網(wǎng)絡(luò)設(shè)備等。邊界掃描技術(shù)可以用來檢測這些設(shè)備的電路板上的連接性，以及檢測設(shè)備的功能性。例如，可以使用邊界掃描技術(shù)來檢測多媒體設(shè)備的輸入輸出接口，以及檢測電信設(shè)備的電路板上的連接性，以及檢測網(wǎng)絡(luò)設(shè)備的網(wǎng)絡(luò)接口等。 此外，邊界掃描技術(shù)還可以用來檢測電路板上的缺陷，例如斷路、短路和其他電路板上的問題。邊界掃描技術(shù)可以用來檢測電路板上的缺陷，以及檢測電路板上的元件是否正常工作，以及檢測電路板上的電路是否正確連接。 邊界掃描技術(shù)還可以用來檢測電路板上的信號(hào)，以及檢測電路板上的信號(hào)是否正確傳輸。邊界掃描技術(shù)可以用來檢測電路板上的信號(hào)，以及檢測電路板上的信號(hào)是否正確傳輸，以及檢測電路板上的信號(hào)是否正確處理。 總之，邊界掃描技術(shù)是一種用于測試和調(diào)試電子設(shè)備的技術(shù)，它可以用來檢測電路板上的連接性，以及檢測設(shè)備的功能性，以及檢測電路板上的缺陷，以及檢測電路板上的信號(hào)是否正確傳輸?shù)�。邊界掃描技術(shù)在通信領(lǐng)域有著廣泛的應(yīng)用，它可以用來檢測復(fù)雜的電子設(shè)備，如多媒體設(shè)備、電信設(shè)備和網(wǎng)絡(luò)設(shè)備等。 邊掃描測試是在20世紀(jì)80年代中期做為解決PCB物理訪問問題的JTAG接口發(fā)展起來的，這樣的問題是新的封裝技術(shù)導(dǎo)致電路板裝配日益擁擠所產(chǎn)生的。邊界掃描在芯片級(jí)層次上嵌入測試電路，以形成全面的電路板級(jí)測試協(xié)議。利用邊界掃描－－自1990年以來的行業(yè)標(biāo)準(zhǔn)IEEE 1149.1－－您甚至能夠?qū)ψ顝?fù)雜的裝配進(jìn)行測試、調(diào)試和在系統(tǒng)設(shè)備編程，并且診斷出硬件問題。 邊界掃描的優(yōu)先： 通過提供對(duì)掃描鏈的IO的訪問，可以消除或極大地減少對(duì)電路板上物理測試點(diǎn)的需要，這就會(huì)顯著節(jié)約成本，因?yàn)殡娐钒宀季指唵�、測試夾具更廉價(jià)、電路中的測試系統(tǒng)耗時(shí)更少、標(biāo)準(zhǔn)接口的使用增加、上市時(shí)間更快。除了可以進(jìn)行電路板測試之外，邊界掃描允許在PCB貼片之后，在電路板上對(duì)幾乎所有類型的CPLD和閃存進(jìn)行編程，無論尺寸或封裝類型如何。在系統(tǒng)編程可通過降低設(shè)備處理、簡化庫存管理和在電路板生產(chǎn)線上集成編程步驟來節(jié)約成本并提高產(chǎn)量。 邊界掃描原理： IEEE 1149.1 標(biāo)準(zhǔn)規(guī)定了一個(gè)四線串行接口（第五條線是可選的），該接口稱作測試訪問端口（TAP），用于訪問復(fù)雜的集成電路（IC），例如微處理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位寄存器和狀態(tài)機(jī)，以執(zhí)行邊界掃描功能。在TDI（測試數(shù)據(jù)輸入）引線上輸入到芯片中的數(shù)據(jù)存儲(chǔ)在指令寄存器中或一個(gè)數(shù)據(jù)寄存器中。串行數(shù)據(jù)從TDO（測試數(shù)據(jù)輸出）引線上離開芯片。邊界掃描邏輯由TCK（測試時(shí)鐘）上的信號(hào)計(jì)時(shí)，而且TMS（測試模式選擇）信號(hào)驅(qū)動(dòng)TAP控制器的狀態(tài)。TRST（測試重置）是可選項(xiàng)。在PCB上可串行互連多個(gè)可兼容掃描功能的IC，形成一個(gè)或多個(gè)掃描鏈，每一個(gè)鏈都由其自己的TAP。每一個(gè)掃描鏈提供電氣訪問，從串行TAP接口到作為鏈的一部分的每一個(gè)IC上的每一個(gè)引線。在正常的操作過程中，IC執(zhí)行其預(yù)定功能，就好像邊界掃描電路不存在。但是，當(dāng)為了進(jìn)行測試或在系統(tǒng)編程而激活設(shè)備的掃描邏輯時(shí)，數(shù)據(jù)可以傳送到IC中，并且使用串行接口從IC中讀取出來。這樣數(shù)據(jù)可以用來激活設(shè)備核心，將信號(hào)從設(shè)備引線發(fā)送到PCB上，讀出PCB的輸入引線并讀出設(shè)備輸出。
邊掃描測試是在20世紀(jì)80年代中期做為解決PCB物理訪問問題的JTAG接口發(fā)展起來的，這樣的問題是新的封裝技術(shù)導(dǎo)致電路板裝配日益擁擠所產(chǎn)生的。邊界掃描在芯片級(jí)層次上嵌入測試電路，以形成全面的電路板級(jí)測試協(xié)議。利用邊界掃描－－自1990年以來的行業(yè)標(biāo)準(zhǔn)IEEE 1149.1－－您甚至能夠?qū)ψ顝?fù)雜的裝配進(jìn)行測試、調(diào)試和在系統(tǒng)設(shè)備編程，并且診斷出硬件問題。 邊界掃描的優(yōu)先： 通過提供對(duì)掃描鏈的IO的訪問，可以消除或極大地減少對(duì)電路板上物理測試點(diǎn)的需要，這就會(huì)顯著節(jié)約成本，因?yàn)殡娐钒宀季指唵�、測試夾具更廉價(jià)、電路中的測試系統(tǒng)耗時(shí)更少、標(biāo)準(zhǔn)接口的使用增加、上市時(shí)間更快。除了可以進(jìn)行電路板測試之外，邊界掃描允許在PCB貼片之后，在電路板上對(duì)幾乎所有類型的CPLD和閃存進(jìn)行編程，無論尺寸或封裝類型如何。在系統(tǒng)編程可通過降低設(shè)備處理、簡化庫存管理和在電路板生產(chǎn)線上集成編程步驟來節(jié)約成本并提高產(chǎn)量。 邊界掃描原理： IEEE 1149.1 標(biāo)準(zhǔn)規(guī)定了一個(gè)四線串行接口（第五條線是可選的），該接口稱作測試訪問端口（TAP），用于訪問復(fù)雜的集成電路（IC），例如微處理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位寄存器和狀態(tài)機(jī)，以執(zhí)行邊界掃描功能。在TDI（測試數(shù)據(jù)輸入）引線上輸入到芯片中的數(shù)據(jù)存儲(chǔ)在指令寄存器中或一個(gè)數(shù)據(jù)寄存器中。串行數(shù)據(jù)從TDO（測試數(shù)據(jù)輸出）引線上離開芯片。邊界掃描邏輯由TCK（測試時(shí)鐘）上的信號(hào)計(jì)時(shí)，而且TMS（測試模式選擇）信號(hào)驅(qū)動(dòng)TAP控制器的狀態(tài)。TRST（測試重置）是可選項(xiàng)。在PCB上可串行互連多個(gè)可兼容掃描功能的IC，形成一個(gè)或多個(gè)掃描鏈，每一個(gè)鏈都由其自己的TAP。每一個(gè)掃描鏈提供電氣訪問，從串行TAP接口到作為鏈的一部分的每一個(gè)IC上的每一個(gè)引線。在正常的操作過程中，IC執(zhí)行其預(yù)定功能，就好像邊界掃描電路不存在。但是，當(dāng)為了進(jìn)行測試或在系統(tǒng)編程而激活設(shè)備的掃描邏輯時(shí)，數(shù)據(jù)可以傳送到IC中，并且使用串行接口從IC中讀取出來。這樣數(shù)據(jù)可以用來激活設(shè)備核心，將信號(hào)從設(shè)備引線發(fā)送到PCB上，讀出PCB的輸入引線并讀出設(shè)備輸出。
抱歉，此頁面的內(nèi)容受版權(quán)保護(hù)，復(fù)制需扣除次數(shù)，次數(shù)不足時(shí)需付費(fèi)購買。
如需下載請(qǐng)點(diǎn)擊：點(diǎn)擊此處下載
掃碼付費(fèi)即可復(fù)制
微站 | 小區(qū)切換 | 方正 | G.723 | 熔纖 | RS-485 | togolopy | 軟件維護(hù) | MSCG | EV-DV | 云儲(chǔ)存 | 蜂窩結(jié)構(gòu) |
移動(dòng)通信網(wǎng) | 通信人才網(wǎng) | 更新日志 | 團(tuán)隊(duì)博客 | 免責(zé)聲明 | 關(guān)于詞典 | 幫助
開放、專業(yè)、智能的通信詞語解釋大全
