軟件接收機的GPS信號實時采集方案設(shè)計

摘要：針對軟件GPS接收機的實時數(shù)據(jù)采集需求，提出一種基于TMS320C6416 McBSP、EDMA、中斷和外部擴展SDRAM的GPS實時數(shù)據(jù)采集方案；重點闡述射頻前端NJl006AK、TMS320C6416構(gòu)成的硬件接收電路，以及McBSP、SDRAM、EDMA乒乓緩存的采集配置過程。該方案不僅滿足了GPS軟件接收機信號采集嚴苛的實時性要求，而且增強了處理器實時處理能力。

引言

軟件GPS接收機具有較高靈活性和可擴展性，是快速實現(xiàn)算法驗證、研制原型接收機的重要手段。GPS信號的實時采集是軟件GPS接收機各種功能實現(xiàn)的前提。本文設(shè)計了一種軟件GPS接收機實時信號采集方案。該方案以McBSP接收射頻前端NJl006AK數(shù)字化輸出，通過McBSP事件驅(qū)動EDMA在外部擴展sDRAM中進行乒乓緩存，并通過ms中斷(即1 ms中斷1次)與基帶算法同步數(shù)據(jù)，很好地滿足了軟件GPS接收機信號采集的需要。

1 基于DSP的實時采集方案

軟件GPS接收機作為軟件無線電的典型應(yīng)用，其本身具有很高的數(shù)據(jù)采樣率和基帶算法帶來的巨大運算量，跟蹤環(huán)節(jié)還要求提供實時連續(xù)采樣的GPS信號。這就要求處理器在實時運算的同時，對GPS信號進行高速、連續(xù)、實時的采集。軟件GPS接收機中的運算目前主要由DSP實現(xiàn)，本文采用TMS320C6416作為核心處理器，在為基帶處理提供支持的同時，利用其McBSP、EMDA、EMIF片內(nèi)外設(shè)，配合Nemerix公司的NJ10-06AK和相關(guān)接口電路完成對GPS信號實時、連續(xù)的采集，其結(jié)構(gòu)如圖1所示。

來自天線的1 575．42 MHz GPS信號直接進入集成了LNA的射頻接收前端NJl006AK，完成射頻信號的濾波、放大、下變頻，數(shù)字化輸出2位并行數(shù)據(jù)，經(jīng)并串轉(zhuǎn)換電路后進入TMS320C6416。TMS320C6416通過McBSP和EDMA配合完成數(shù)據(jù)的搬移，通過EMIF接口擴展SDRAM完成數(shù)據(jù)的存儲。McBSP接收串行數(shù)據(jù)為連續(xù)的32位字，并在每個32位字接收完成時，通過McBSP接收事件觸發(fā)EDMA完成接收32位字到外部擴展SDRAM的搬移。為了保證實時數(shù)據(jù)的連續(xù)接收和同步，McBSP接收事件對應(yīng)。EMDA通道分別在SDRAM內(nèi)開辟2個1 ms數(shù)據(jù)空間緩沖區(qū)，并通過鏈接配置為乒乓緩存操作。當一個緩沖區(qū)搬移操作結(jié)束時，EDMA切換到另一個緩沖區(qū)并發(fā)出EDMA中斷，通知CPU ms數(shù)據(jù)采集完畢，實現(xiàn)采集數(shù)據(jù)與基帶處理同步。

2 系統(tǒng)硬件設(shè)計

2．1 射頻接收電路

NJl006AK是Nemerix公司推出的雙超外差GPS射頻前端接收芯片。它內(nèi)部集成了LNA，具有可通過引腳設(shè)置的本振頻率，同時可直接與有源或者無源天線對接。采用NJl006AK配合無源天線完成射頻信號的接收、處理，其電路如圖2所示。

無源天線通過L1、C1、C3、L5耦合GPS信號進入NJl006AK內(nèi)部集成的LNA，進行低噪聲放大；并由LNO引腳進入L2、L3、L4、C2、C4和SAW晶振TQS949-AA-7G構(gòu)成的濾波電路，完成GPS L1帶外信號的濾除。NJl006AK通過MODE引腳接地選擇本地振蕩頻率為1 554．86 MHz，與由RFI引腳進入的濾波后的信號混頻，完成下變頻得到20．55 MHz中頻信號。該中頻信號由NJl006AK通過內(nèi)部AGC放大后經(jīng)2位ADC欠采樣完成二次下變頻，輸出SGN、MAG數(shù)字信號。ADC參考時鐘通過XEN引腳接地選擇由CP引腳輸入基帶接口提供的16．129 MHz采樣時鐘。此外，L6、L7、C6、C9構(gòu)成中心在25．55 MHz、帶寬3．5 MHz的濾波電路，以濾除A／D轉(zhuǎn)換過程中引入的鏡像頻率；R1、C7、C10構(gòu)成NJl006AK內(nèi)部PLL的外部濾波電路；AVDD、TVDD為NJl006AK提供3．3 V工作電壓；C5、C8完成NJl006AK片上輸出電壓的濾波，防止芯片內(nèi)部參考偏移。

2．2并串轉(zhuǎn)換及存儲接口電路

并串轉(zhuǎn)換和外部SDRAM存儲接口電路如圖3所示。

50 MHz溫補晶振通過CLKIN為TMS320C6416提供時鐘輸入，CLKMODE0、CLKMODEl上拉配置內(nèi)部PLL為20倍頻，使處理器工作在1GHz。McBSP0在向射頻前端提供采樣時鐘CLKF的同時，通過與SN54LV166A接口完成并串轉(zhuǎn)換。EMIFA以32位形式與Microm公司64．Mb 32位SDRAMMT48LC2M-3282-6對接，實現(xiàn)外部存儲的擴展。

并串轉(zhuǎn)換接口中，SN54LVl66A的CLR引腳接3．3 V禁止異步清零；S／L引腳接地選擇并行輸入方式，接收A到H并行輸入；INH引腳接地使能McBSP0的CLKR提供的移位時鐘；來自射頻前端的數(shù)字信號SGN、MAG在CLKR上升沿，依次通過QH輸出到McBSP0完成接收。

外部擴展SDRAM配置在EMIFA CE0空間，BEAl6下拉，BEAl7上拉設(shè)置CPU內(nèi)部6分頻，AECLKOUTl輸出166 MHz與MT48LC2M3282-6的CLK對接，其他控制信號ASDCKE、ACE0、AS-DRAS、ASDCAS、ASDWE、AEA[13：3]、ABE E3：O]、AEDE31：O]直接與MT48LC2M3282-6對應(yīng)的信號連接。由于SDRAM復(fù)用地址線，MT48LC2M3282-6的A11～A18與A0～A7復(fù)用，BA0、BAl作為A19、A20提供組選擇信號，所以TMS320C6416的AEA3～AEAl3對接MT48LC2M3282-6的A0～A10完成A0～A18的傳送，AEAl4、AEAl5接BAl、BA0提供組選擇信號。