banner.jpg)
1 引言
隨著網(wǎng)絡(luò)技術(shù)的發(fā)展，人們對監(jiān)控功能要求越來越高，網(wǎng)絡(luò)攝像頭以其特有的優(yōu)勢改變了傳統(tǒng)監(jiān)控手段，為遠程實時監(jiān)控提供了出色的解決方案。人們只需打開網(wǎng)頁或視頻瀏覽器就可實時查看需要監(jiān)控場所的安全情況。
2 系統(tǒng)的硬件設(shè)計
IP Camera的硬件架構(gòu)如圖1所示，這是筆者參與開發(fā)的一種基于Altera公司NiosII嵌入式軟核CPU的網(wǎng)絡(luò)視頻傳輸設(shè)計方案，實現(xiàn)了以太網(wǎng)內(nèi)視頻數(shù)據(jù)傳輸。FPGA采用的是Altera公司的Cy-cloneII系列的EP2C35F672C6器件。IP camera主要是由視頻采集、Cyclone FPGA及系統(tǒng)存儲和網(wǎng)絡(luò)傳輸?shù)?部分組成。由于Cyclone FPGA及系統(tǒng)存儲的電路設(shè)計具有一定的通用性，所以這里僅介紹視頻采集和網(wǎng)絡(luò)傳輸?shù)碾娐吩O(shè)計。
2.1視頻采集模塊設(shè)計
本系統(tǒng)設(shè)計的視頻采集器件采用ADV7181B。ADV7181B是一款集成的視頻解碼器，通過配置可以接收CVBS復(fù)合視頻、S-Video及YPrPb分量多種模擬信號，ADV7181B的數(shù)字輸出是16位或8位、并與CCIR656標(biāo)準(zhǔn)兼容的YCrCb4：2：2視頻數(shù)據(jù)，還包括垂直同步VS、水平同步HS及場同步信號。
本系統(tǒng)設(shè)計選用ADV7181B的AIN6作為CVBS復(fù)合視頻信號的輸入，ADV7181B的輸出數(shù)據(jù)采用8位的數(shù)據(jù)寬度。ADV7181B的27 MHz時鐘由FPGA提供，F(xiàn)PGA通過I2C總線讀／寫ADV7181B的寄存器控制ADV7181B，ADV7181B的I2C總線讀地址為0x40，寫地址為0x41。ADV7181B的8位YCrCb4：2：2視頻輸出數(shù)據(jù)及其他輸出信號直接連接至FPGA。視頻采集電路模塊電路圖如圖2所示。
2.2網(wǎng)絡(luò)傳輸模塊設(shè)計
本系統(tǒng)設(shè)計的網(wǎng)絡(luò)器件采用DM9000A。DM9000A是Davicom公司推出的一款低功耗高速網(wǎng)絡(luò)控制器，該器件具有通用處理器接口、10 M／100 M PHY和4 KB的SRAM。
本系統(tǒng)設(shè)計的以太網(wǎng)接口部分電路原理圖如圖3所示在DM9000A的48個引腳中，TX+、TX-、RX+、RX-分別連接到RJ45INTLED的TD+、TD-、RD+、RD-。而LED1和LED2則分別連接至RJ45INTLFD的黃色LED與綠色LED接口，除懸空引腳和電源相關(guān)引腳外，其余引腳均連接至FPGA。
作者：陳明松，初秀琴，任愛鋒 來源：豆豆技術(shù)應(yīng)用
