banner.jpg)
1 引言
在雷達雜波對消器設計時，傳統(tǒng)的方法是采用中頻對消，即雜波的抑制在中頻上實現(xiàn)。早期的中頻對消器常采用ＳＡＷ(聲表面波)和ＣＣＤ(電荷耦合器件)等模擬延時線。由于數(shù)字信號處理所具有的突出優(yōu)點,尤其是數(shù)字集成電路的發(fā)展以及可編程邏輯器件功能的日益強大,使得數(shù)字式矢量對消器成為當前及今后的主要工作模式 。 而對雷達信號的采集與處理成為最為關鍵的環(huán)節(jié)，在設計中筆者選擇了精度為10位的高速低功耗可重配置TLV1562，在較低成本下實現(xiàn)了多通道數(shù)據(jù)采集處理 。
2 系統(tǒng)設計與實現(xiàn)
2.1系統(tǒng)總體設計
系統(tǒng)設計框圖如圖1所示，以TLV1562為核心的前端采集系統(tǒng)是整個系統(tǒng)的一部分。整個系統(tǒng)由信號調(diào)理、信號采樣、高速信號處理（數(shù)字對消）以及波形回放等組成。信號調(diào)理電路是對經(jīng)相干檢波送來的信號進行壓縮調(diào)整以滿足TLV1562的采樣電平；信號采樣是完成模擬信號的數(shù)字化（由TLV1562完成）；高速數(shù)字信號處理是在CPLD內(nèi)完成數(shù)字式對消算法；由AD7533構成的波形回放部分是將對消處理過信號送到顯示屏顯示[3.4.5]
圖1 雷達對消器系統(tǒng)總框圖
2.2信號調(diào)理電路與A/D參考基準源的設計
由于對于規(guī)定的電源電壓AVDD，TLV1562的模擬輸入信號的范圍為0.8~（AVDD-1.9伏），所以必須要對相干檢波出來的模擬信號進行處理，使其滿足要求。設計中，采用了如圖2所示的調(diào)理電路，R4用來調(diào)整輸入信號SIG4的幅度范圍，Vr-是由TL431調(diào)整出來的一個基準電壓，用來控制信號的直流電壓[3]。
圖2 信號調(diào)理電路
TLV1562有兩個基準輸入引腳--REFP和REFM。這兩個腳上的電平分別是產(chǎn)生滿度（full-scale）和零度（zero-scale）讀數(shù)的模擬輸入的上下限。根據(jù)要求基準電壓必須滿足
下列條件：
VREFP<=AVDD-1V ;
AGND+0.9V 3V>=(VREFP-VREFM)>=0.8V 。 所以設計中采用圖3所示的基準設計。通過調(diào)整R31和R32，使VREFP與VREFM滿足上訴要求。 作者：闞保強 王建業(yè) 來源：TI 全球網(wǎng)
