banner.jpg)
相關(guān)專題：
摘要：詳細敘述了用USB控制器CY7C68013與A／D轉(zhuǎn)換器ADS8364，構(gòu)成高精度多路同步數(shù)據(jù)采集卡的過程，并給出了相應(yīng)的前端電路和FPGA的控制流程。數(shù)據(jù)采集卡通過USB協(xié)議進行數(shù)據(jù)傳輸，增加了數(shù)據(jù)傳輸?shù)挠行院筒杉ǖ耐ㄓ眯浴DS8364可以進行6通道高精度的數(shù)據(jù)采集，符合大部分的數(shù)據(jù)采集要求。通過運用FPGA對數(shù)據(jù)采樣，傳輸?shù)冗M行控制，并在傳輸過程中進行一些基本的數(shù)據(jù)處理。
關(guān)鍵詞：數(shù)據(jù)采集；USB；A／D；FPGA
在電子測量中，不僅需要對多路信號進行高精度的采集和預(yù)處理，而且要將其快速地傳送到計算機，以便于對測量的監(jiān)測。文中選用ADS8364來進行多通道信號采集，通過CY7C68013芯片采用USB2．O協(xié)議進行數(shù)據(jù)的快速傳輸。
1 多通道，高精度的A／D轉(zhuǎn)換
ADS8364是美國TI公司生產(chǎn)的高速、低功耗，6通道同步采樣16位模數(shù)轉(zhuǎn)換器。ADS8364采用+5 V工作電壓，并帶有80 dB共模抑制的全差分輸入通道以及6個4μs連續(xù)近似的模數(shù)轉(zhuǎn)換器、6個差分采樣放大器。
當(dāng)ADS8364采用5 MHz的外部時鐘來控制轉(zhuǎn)換時，它的取樣率是250 kHz，同時對應(yīng)于4μs的最大吞吐率，這樣，采樣和轉(zhuǎn)換共需花費20個時鐘周期。另外，當(dāng)外部時鐘采用5 MHz時，ADS8364的轉(zhuǎn)換時間是3．2μs，對應(yīng)的采集時間是0．8μs。因此，為了得到最大的輸出數(shù)據(jù)率，讀取數(shù)據(jù)可以在下一個轉(zhuǎn)換期間進行。
ADS8364中的采樣／保持模塊以最大吞吐率250 kB工作，它的輸入帶寬大于ADC的奈奎斯特頻率。而典型的小信號帶寬是300 MHz�？讖窖舆t時間為5 ns，每次的平均增量為5 ops。這些特性反映了ADS8364接收輸人信號的能力。
1．1 A／D前端信號調(diào)理電路
鑒于多通道信號采集的時序的重要性，這里選用差分放大電路對信號進行調(diào)理。
采用TI公司的運算放大器OPA2227組成一個電壓放大器，將輸入電壓轉(zhuǎn)換到ADS8364的差分輸入電壓范圍。根據(jù)需要，可以通過調(diào)整放大電路中電阻的大小，改變輸入電壓的范圍，其對應(yīng)的參數(shù)表如表1所示。
ADS8364在參考電壓為2．5 V的情況下，其測量范圍為±1．25 V。而實際中的測試信號一般為±2．5 V，±5 V或±lO V，所以，在ADS8364的前端，要經(jīng)過線性衰減、限幅和濾波。其調(diào)理電路原理圖，如圖1所示。
1．2 A／D電源電路
數(shù)據(jù)采集電路需要完成高精度的數(shù)據(jù)采集，因此電源部分的設(shè)計是相對比較重要的。
在作進一步的分析之前，需要說明采樣精度和有效位都是對采樣質(zhì)量高低的描述。設(shè)采樣精度為vp，有效位為N，基準(zhǔn)電壓為vREF，基準(zhǔn)電壓噪聲電平為VN，則有
作者：郎 崢，李曉峰 西安電子科技大學(xué) 來源：電子科技
