通信網(wǎng)banner.jpg)
Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡單有效的譯碼器是目前Turbo碼實(shí)用化研究的重點(diǎn)。本文主要介紹了短幀Turbo譯碼器的FPGA實(shí)現(xiàn)，并對(duì)相關(guān)參數(shù)和譯碼結(jié)構(gòu)進(jìn)行了描述。
1 幾種譯碼算法比較
Turbo碼常見的幾種譯碼算法中，MAP算法[1][3]具有最優(yōu)的譯碼性能。但因其運(yùn)算過程中有較多的乘法和指數(shù)運(yùn)算，硬件實(shí)現(xiàn)很困難。簡化的MAP譯碼算法是LOG-MAP算法和MAX-LOG-MAP算法，它們將大量的乘法和指數(shù)運(yùn)算轉(zhuǎn)化成了加減、比較運(yùn)算，大幅度降低了譯碼的復(fù)雜度，便于硬件實(shí)現(xiàn)。簡化算法中，LOG-MAP算法性能最接近MAP算法，MAX-LOG-MAP算法次之，但由于LOG-MAP算法后面的修正項(xiàng)需要一個(gè)查找表，增加了存儲(chǔ)器的使用。所以，大多數(shù)硬件實(shí)現(xiàn)時(shí)，在滿足系統(tǒng)性能要求的情況下，MAX-LOG-MAP算法是硬件實(shí)現(xiàn)的首選。通過仿真發(fā)現(xiàn)，采用3GPP的編碼和交織方案[2]，在短幀情況下，MAX-LOG-MAP算法同樣具有較好的譯碼性能。
如圖1所示，幀長為128，迭代6次，BER=10-5的數(shù)量級(jí)時(shí)， MAX-LOG-MAP算法的譯碼性能比MAP算法差大約0.6dB，比LOG-MAP算法差0.2dB左右。所以，本文采用3GPP的交織和(13，15)編碼方案，MAX-LOG-MAP譯碼算法進(jìn)行短幀Turbo碼譯碼器的FPGA實(shí)現(xiàn)與設(shè)計(jì)。
2 MAX-LOG-MAP算法
為對(duì)MAP算法進(jìn)行簡化，通常將運(yùn)算轉(zhuǎn)換到對(duì)數(shù)域上進(jìn)行，避免了MAP算法中的指數(shù)運(yùn)算，同時(shí)，乘法運(yùn)算變成了加法運(yùn)算，而加法運(yùn)算用雅可比公式簡化成MAX*運(yùn)算[4]。
將運(yùn)算轉(zhuǎn)化到正對(duì)數(shù)域進(jìn)行運(yùn)算，則MAX*可等效為：
按照簡化公式(3)對(duì)MAP譯碼算法[1][3]的分支轉(zhuǎn)移度量、前向遞推項(xiàng)、后向遞推項(xiàng)及譯碼軟輸出進(jìn)行簡化。
分支轉(zhuǎn)移度量：
為防止迭代過程中數(shù)據(jù)溢出，對(duì)前后向遞推項(xiàng)(5)、(6)式進(jìn)行歸一化處理：
來源：21IC電子網(wǎng)
