banner.jpg)
1 引言
雖然線性調(diào)頻信號在提高雷達性能方面已經(jīng)展現(xiàn)了顯著的優(yōu)勢，但其脈沖壓縮時會有較高的旁瓣，不便于鄰近弱目標的檢測。若采用失配加窗的方法抑制距離旁瓣，又會引起信噪比損失，降低雷達的距離分辨力。非線性調(diào)頻信號因其固有的距離旁瓣較低，無需加權(quán)就可獲得很高的主旁瓣比、較窄的主瓣寬度和良好的多普勒響應(yīng)能力。另外，從雷達信號的低截獲概率方面考慮，由于時寬帶寬的平方根與截獲因子成反比，脈沖壓縮信號也是實現(xiàn)雷達低截獲概率的主要技術(shù)措施之一，所以研究產(chǎn)生非線性調(diào)頻信號具有重要的現(xiàn)實意義。采用現(xiàn)今流行的DDS器件(AD9854)，做為主控制器件通過分段線性折線逼近法硬件，產(chǎn)生非線性調(diào)頻信號。
2 基本原理
2．1 S型調(diào)頻函數(shù)設(shè)計
非線性調(diào)頻函數(shù)設(shè)計主要是S型調(diào)頻函數(shù)的設(shè)計，其產(chǎn)生的主要方法是基于各種窗函數(shù)進行波形設(shè)計，常用的窗函數(shù)有海明窗(Hamming)、漢寧窗(Hanning)、余弦4次方窗，布萊克曼(Blackman)窗等，這里采用海明窗設(shè)計。
利用相位逗留原理，海明窗的窗函數(shù)可得到信號的群延時為：
式中，k為常數(shù)，且滿足為信號調(diào)頻帶寬。
式(1)求反函數(shù)，得到信號的調(diào)頻函數(shù)f(t)=T-1(f)，因而相位函數(shù)為：
實際上，很難將式(1)的反函數(shù)寫成解析形式，而只能得到其數(shù)值反函數(shù)，這樣式(2)的連續(xù)積分變?yōu)閿?shù)值積分，故非線性調(diào)頻信號的產(chǎn)生則基于數(shù)值方法實現(xiàn)。
設(shè)置信號的各參數(shù)：時寬τ=20μs，帶寬B=4 M，采樣頻率fS=2B，2(f)=0．54+0．46cos(2πf／B)，然后對信號脈壓仿真，圖1給出非線性調(diào)頻信號不加窗和加窗后的脈壓效果對經(jīng)，可看出，非線性調(diào)頻NLFM的脈壓具有良好的旁瓣抑制，加窗后的脈壓只比不加窗減少了約9 dB。
2．2 DDS原理
圖2為DDS的基本原理框圖，它主要由標準參考頻率源、相位累加器、波形存儲器、數(shù)模轉(zhuǎn)換器等組成。其中，參考頻率源是一個高穩(wěn)定的晶體振蕩器，其輸出信號用于DDS中各部件同步工作。DDS作為一種頻率合成器，應(yīng)用取樣原理。即以較高的參考頻率作為取樣時鐘，在時鐘的每個周期內(nèi)，希望輸出得到頻率波形取樣值。輸出取樣值的大小由相位累加器輸出的相位決定，而輸出波形的頻率由送入DDS的頻率控制字FTW決定。
3 硬件結(jié)構(gòu)設(shè)計及軟件實現(xiàn)
3．1 AD9854簡介
AD9854數(shù)字合成器是采用先進的DDS技術(shù)，并有2個內(nèi)部高速、高性能的正交D／A轉(zhuǎn)換器實現(xiàn)數(shù)字可編程的I和Q路合成器功能。當AD9854作為精確的時鐘源時，它能產(chǎn)生高穩(wěn)定度，頻率、相位、幅度均可編程的正弦和余弦輸出且能用作一個靈活的本振，應(yīng)用通信、雷達等領(lǐng)域。AD9854的高速DDS內(nèi)核提供了48位的頻率分辨率(當SYSCLK為300 MHz時，調(diào)節(jié)分辨率1Hz)，相位截斷到17位，保證良好的SFDR。AD9854的電路結(jié)構(gòu)允許產(chǎn)生頻率達到150 MHz的正交輸出信號，它能在高達100 MHz／s更新頻率下進行數(shù)字調(diào)節(jié)。
3．2 硬件設(shè)計方案
信號產(chǎn)生系統(tǒng)硬件主要有AD9854，ADSP21065L，帶通濾波器，F(xiàn)PGA噪聲產(chǎn)生電路，DDS輸出中頻信號增益控制，噪聲信號相加電路，以及相關(guān)的時鐘，電源，F(xiàn)PGA控制等功能單元。DDS模塊主要由AD9854，ADSP21065L和相應(yīng)的FPGA控制邏輯構(gòu)成。ADSP21065L根據(jù)FPGA的控制時序來設(shè)置DDS的工作方式和控制字。圖3為信號產(chǎn)生系統(tǒng)的硬件邏輯框圖。
