SAW傳感器后端信號(hào)處理電路的設(shè)計(jì)

0 引 言

隨著聲表面波(Surface Acoustic Wave，SAW)技術(shù)的發(fā)展，SAW傳感器已經(jīng)成為重要的一個(gè)分支。聲表面波傳感器以其體積小，重量輕，功耗低，以及靈敏度高，抗干擾強(qiáng)，精度高，重復(fù)性和一致性良好的特點(diǎn)，可以實(shí)現(xiàn)無線傳感，便于大批量生產(chǎn)，成本低，目前已經(jīng)成為了各種高性能傳感器的首選。

常用的SAW氣體傳感器由SAW器件、敏感薄膜和信號(hào)處理電路組成。在實(shí)際使用中，為了使聲表面波傳感器使用更加方便，需要最終設(shè)計(jì)制造出一塊集環(huán)境感應(yīng)、數(shù)據(jù)讀出和數(shù)據(jù)處理為一體的專用電路，因此該電路最終將是一塊大規(guī)模的混合信號(hào)處理電路，是整個(gè)傳感器電路的一個(gè)重要模塊，需要仔細(xì)設(shè)計(jì)和優(yōu)化。對(duì)于聲表面波氣體傳感器的處理電路設(shè)計(jì)，文獻(xiàn)[2，3]分別報(bào)道了采用相關(guān)高頻震蕩電路實(shí)現(xiàn)傳感器信號(hào)處理的方法。文獻(xiàn)[2]中采用了改進(jìn)的皮爾斯振蕩器和 DDS檢測(cè)法對(duì)其信號(hào)進(jìn)行處理。2005年，Shen Yutang等人提出了一種新的聲表面波傳感器電路設(shè)計(jì)方案，采用了模擬與數(shù)字結(jié)合的方法，利用雙通道結(jié)構(gòu)取得了較好的結(jié)果。

本文通對(duì)SAW傳感器原理的分析和研究，結(jié)合設(shè)計(jì)SAW氣體傳感器的要求，設(shè)計(jì)了一個(gè)該傳感器后端的信號(hào)處理電路，著重分析了其后端頻率檢測(cè)電路的原理，并對(duì)其可能產(chǎn)生的誤差進(jìn)行了分析，提出了電路設(shè)計(jì)方案和具體結(jié)構(gòu)，并利用FPGA技術(shù)對(duì)該電路做出了具體的實(shí)現(xiàn)。

1 SAW氣體傳感器原理

聲表面波是一種在固體表面?zhèn)鞑サ膹椥圆�。由于這種波是在固體的表面進(jìn)行換能和傳播的，所以信息的注入、提取和處理都相對(duì)比較方便。根據(jù)文獻(xiàn)[5]可知，外界環(huán)境對(duì)SAW器件波速的影響可以用式(1)表示：

2 電路設(shè)計(jì)

設(shè)計(jì)SAW傳感器信號(hào)處理電路的最終目標(biāo)是制造一塊集高頻振蕩、混頻、濾波和頻率計(jì)數(shù)為一體的專用集成電路，顯然該電路是一個(gè)混合信號(hào)的處理芯片。為了較容易地完成整個(gè)系統(tǒng)的設(shè)計(jì)，按功能將圖1電路分為振蕩、混頻、濾波、波形變換和頻率檢測(cè)五個(gè)部分。在具體電路設(shè)計(jì)中，采用諧振頻率為433．92 MHz的SAW器件。首先利用正反饋原理，并采用電容反饋式結(jié)構(gòu)設(shè)計(jì)SAW振蕩器，將外界環(huán)境變化轉(zhuǎn)換為正弦頻率信號(hào)后，再選用Motorola公司的 MC1496混頻器將正弦信號(hào)混頻并濾波，得到的信號(hào)經(jīng)過波形變換后，成為一個(gè)頻率范圍在2 MHz左右的方波信號(hào)。于是，接下來的重點(diǎn)將是設(shè)計(jì)一個(gè)可以精確測(cè)量方波信號(hào)的頻率檢測(cè)電路。

2．1 頻率檢測(cè)原理及誤差分析

為了能夠精確地檢測(cè)出輸出信號(hào)的頻率，采用基于FPGA的數(shù)字式頻率計(jì)的方法。常用的數(shù)字式頻率檢測(cè)方法有直接測(cè)頻法、周期測(cè)頻法、多周期測(cè)頻法等。通過對(duì)這幾種方法的研究和比較，選用直接測(cè)頻法對(duì)輸出信號(hào)進(jìn)行檢測(cè)。

直接測(cè)頻法就是在一定的時(shí)間間隔T內(nèi)，也就是所謂的閘門時(shí)間內(nèi)測(cè)得輸入周期信號(hào)重復(fù)變換的次數(shù)N，于是根據(jù)頻率與周期的關(guān)系，被測(cè)信號(hào)的頻率可以表示為：

 直接測(cè)頻法會(huì)產(chǎn)生測(cè)量誤差，該誤差可以表示如下：

通過對(duì)上述原理的分析，給出頻率計(jì)的整體設(shè)計(jì)方案如圖3所示。該頻率檢測(cè)電路劃分為6個(gè)子模塊電路。通過各個(gè)分塊設(shè)計(jì)，可以利用FPGA的優(yōu)勢(shì)與可編程性，自頂向下，分塊地實(shí)現(xiàn)各模塊的功能。