玻璃上硅光波導的制備

李廣波1,2)  龍文華2)  賈科淼1,2)  江曉清1)  王明華1)  王躍林1,2)  楊建義1,2)
1) 浙江大學信息與電子工程學系, 杭州310027
2) 中國科學院上海微系統(tǒng)與信息技術(shù)研究所傳感技術(shù)國家重點實驗室，上海200050

摘要：本文采用硅-玻璃鍵合和選擇性腐蝕技術(shù)研制出了玻璃上硅(SOG)光波導材料。這種光波導材料既具有SOI材料的眾多優(yōu)點，還可以在器件制作中同時實施硅的下界面處理，如下電極制作等，也可以采用玻璃作為波導的下限制層，獲得厚的下限制層。

一、引言
光波導是集成光學中的一個重要元素，是平面光波回路里的一個基本單元結(jié)構(gòu)，在許多領(lǐng)域的應(yīng)用獲得了成功，如:信號處理、光通信和光傳感等。集成光學常用的材料有二氧化硅、III-V族化合物半導體、鈮酸鋰、聚合物、絕緣體上硅（SOI）等。在這些材料中，SOI材料因為同時適合有源和無源器件而逐漸成為一種應(yīng)用潛力巨大的材料，它能被同時應(yīng)用于集成電路、平面光波回路和微機電系統(tǒng)的靈活性，也使得光電子和微電子、微機電系統(tǒng)間的集成成為可能。SOI材料上的光波導已經(jīng)被成功實現(xiàn)和應(yīng)用[1-4], 關(guān)于它的理論也有詳細分析[5]。但是，目前商用化的SOI材料的二氧化硅埋層是受到極大限制的，主要為1mm左右，采用智能剝離(Smart Cut)技術(shù)可以制取具有厚二氧化硅埋層的SOI，但主要為3mm左右的，而且市場上這種基于智能剝離技術(shù)的SOI材料由于受產(chǎn)量限制，相當難以獲得。此外，SOI材料不能夠進行二氧化硅埋層與頂層硅間界面上的處理，對器件的設(shè)計有相當大的限制。本文基于微機電系統(tǒng)技術(shù)，采用硅-玻璃鍵合和減薄技術(shù)，提出了一種方法來制備玻璃上硅 (SOG) 材料，用于制作玻璃基硅光波導，它既具有SOI材料的眾多優(yōu)點，還可以在器件制作中同時實施硅的下界面處理，如下電極制作等，也可以采用玻璃作為波導的下限制層，獲得厚的下限制層。

二、工藝流程
制作SOG材料最直接的一般方法可以是：先將玻璃片與硅片在靜電鍵合機上鍵合，然后硅片從背面腐蝕到預定的厚度，最后再配合研磨和拋光，使得硅片的表面達到一定的工藝要求。但實際工藝，這種方法得到的硅薄層質(zhì)量較差，尤其是當需要的硅薄層厚度在微米量級時，厚度均勻性很難滿足需要，不適合制作光波導所需要的SOG材料。為此，我們采用玻璃與SOI硅片鍵合的方法來獲得SOG材料，并利用SOI硅片中間有一層氧化層埋層作為自停止硅腐蝕的停止層，這樣，在靜電鍵合后在KOH等腐蝕溶液中腐蝕掉底層硅后，就可以得到硅層厚度均勻性非常高的玻璃基上的硅波導材料。

圖1給出了制作SOG材料工藝步驟如下。在對片子進行清洗后，首先對SOI片進行處理，使頂層硅與襯底硅實現(xiàn)電連接，這主要是通過局部的金屬層連接實現(xiàn)的。然后將SOI片與玻璃片置于鍵合機中，在約300°C溫度和750V電壓下實現(xiàn)SOI片與玻璃片間的靜電鍵合，如圖1(a)所示。利用SOI片中的氧化層作為硅腐蝕的自停止層，將鍵合的片子放入40%濃度的KOH溶液中，腐蝕去SOI片的襯底硅，由此，即獲得如圖1(b)所示的頂層帶有二氧化硅層的SOG片子。在HF溶液中去除頂層二氧化硅層即為如圖1(c)所示的SOG片子。對所制作出的SOG片子，通過光刻與濕法腐蝕或者干法干刻，可以制作出如圖1(d)所示的基于SOG材料的脊型光波導。

圖1 SOG材料及脊波導的制備工藝示意圖：(a) SOI與玻璃的鍵合后的材料結(jié)構(gòu)圖；(b) 自停止腐蝕SOI底層硅后的SOG材料；(c) 腐蝕掉SOI的氧化層埋層的SOG材料；(d) 基于SOG材料的脊型光波導。

三、實驗結(jié)果與討論
要表征所制備的SOG材料的質(zhì)量，從光波導的角度上說，主要是光在其中的傳輸損耗，而影響光傳輸損耗的因素主要是所制作出的SOG光波導材料的表面粗糙度。為此，我們首先對SOG光波導材料的表面粗糙度進行了表征，隨后將對基于SOG材料所制作出的光波導損耗特性進行測試和分析。

1、表面粗糙特性
SOG光波導材料的平板波導界面包括SOI材料與玻璃鍵合面和去除氧化層埋層后的硅芯層表面。由于所采用的SOI材料和玻璃片表面均為高品質(zhì)化學拋光面，所以該界面的表面質(zhì)量取決于化學拋光面的質(zhì)量，一般表面均方根(RMS)粗糙度均可以達到1nm以下。對于SOG硅芯層的上表面，從腐蝕原理上說，由于HF溶液對二氧化硅和硅的強選擇性腐蝕特性，可以說，直接腐蝕出的表面可以很好地反映出所用SOI材料的頂層硅與氧化層埋層間的界面關(guān)況，所以這個面也就決定于所用SOI材料的頂層硅與氧化層埋層間的界面粗糙度。在實驗中，我們所采用的SOI材料主要為SIMOX技術(shù)制備出的，所以SOG表面質(zhì)量也就由基于SIMOX技術(shù)的質(zhì)量。
       

圖2 AFM掃描的表面狀態(tài)圖，其中(a) SOI片頂層硅表面，(b)為鍵合且硅腐蝕后的氧化硅表面，(c)采用基于SIMOX技術(shù)SOI的SOG表面，(d) 采用基于BESOI技術(shù)SOI的SOG表面

在實際測試中，我們采用原子力顯微鏡對SOG材料的表面進行了測試。圖2(a)給出的為一片SOI片頂層硅表面的AFM照片，其RMS粗糙度約為1nm；圖2(b)為一片鍵合且硅腐蝕后的氧化硅表面，其RMS粗糙度約為3.3nm。圖2(c)即為一片SOG表面的AFM照片，片子的硅芯片厚為1mm。在對多片不厚參數(shù)的SOG片子進行測試后發(fā)現(xiàn)，SOG的表面RMS粗糙度為2~5nm，平均約為3nm�？梢�，所制備的SOG材料的表面粗糙度是相當小的。

對比SOG表面的粗糙度與圖2(b)所示的氧化硅表面，結(jié)合SIMOX工藝，從我們的工藝和測試過程中也可以知道，SIMOX技術(shù)下的SOI片子的頂層硅的下界面粗糙度也就是在3nm的水平。這是由其工藝過程所決定的。

作為對比，我們用基于BESOI技術(shù)的SOI片子進行了SOG材料的制備。圖2(d)給出了相應(yīng)的SOG表面的AFM照片，片子的硅芯片厚為30mm，其表面RMS粗糙度僅為0.4nm�？梢钥吹�，這個值遠基于SIMOX技術(shù)的SOI片子所給出的參數(shù)。結(jié)合BESOI的工藝，我們可以清楚的知道，BESOI技術(shù)下的SOI片子的頂層硅的下界面拋光面，所以可以具有極低的表面粗糙度。

表面質(zhì)量的表征，對于光學特性來說，除了RMS粗糙度外，另一關(guān)鍵參量為自相關(guān)長度�；�于AFM照片，我們分析了SOG的自相關(guān)長度值，采用基于SIMOX技術(shù)的SOI片子的SOG材料的自相關(guān)長度為100左右，最小值也有達到55的；而采用基于BESOI技術(shù)的SOI片子的SOG材料的自相關(guān)長度為20左右。這進一步表面BESOI技術(shù)提供的SOI片子的表面質(zhì)量要好。但是實際中，由于BESOI技術(shù)提供的SOI片子的厚度均勻性限制，對于光波導器件制作來說，不能夠滿足要求。

我們也對采用基于SIMOX技術(shù)的SOI片子的SOG材料硅芯片厚度進行了測試，所采用的測試儀器為橢偏儀。測試表明，對硅芯層厚度為0.1mm到5mm的SOG片子，其硅芯層均勻性勻為5%以內(nèi)。

2、光波導損耗特性

要測試所制備的SOG材料的光波導損耗特性，我們在SOG平板波導材料的基礎(chǔ)上，制作了幾種不同結(jié)構(gòu)尺寸的脊型光波導和條型光波導，并和SOI上的同尺寸光波導進行了對比。在測試中，我們分別用單模和多模光纖進行了測量，計算出光纖與波導間的模式失配損耗，并與BPM模擬的結(jié)果進行了對比。最后由總損耗減去兩端的模式失配損耗和菲涅耳反射損耗得到器件的傳輸損耗。
       

圖3  (a)SOG上的脊型光波導端面圖和(b)SOI上的脊型光波導端面圖

圖3所示為脊高2µm，脊寬5µm的SOG和SOI上的同尺寸脊型光波導端面圖。在相同的光刻和干法刻蝕工藝條件下，所沒得的SOG脊波導的最小損耗值為1.06dB/cm，SOI脊波導的最小損耗值為1.28dB/cm，兩者在同樣數(shù)量級。

表1給出了在硅芯層厚度為1µm的SOG和SOI上制作的脊高0.5µm、脊寬5µm的脊型波導的損耗值，可以看到SOG光波導的損耗值較SOI的值要小約1.7dB/cm。我們也測試了硅芯層厚度為0.5µm的SOG條型波導的損耗值，約為12dB/cm

參考文獻
[1] A. G. Rickman et al, “Silicon-on-insulator optical rib waveguide loss and mode characteristics”, J. of lightwave technology, vol. 12, 1994, pp1771-1776
[2] J. Schmidtchen et al, “Low-loss single-mode optical waveguides with large cross section in silicon-on-insulator”, Electron Lett, vol. 27, 1991, pp1486-1487
[3] Yongjin Wang et al, “Integrated SOI Rib Waveguide Using Inductively Coupled Plasma Reactive Ion Etching”, IEEE J. of selected topics in quantum electronics, vol. 11, NO. 1, 2005, pp254-259
[4] Kevin K. Lee et al, “Fabrication of ultralow-loss Si/SiO2 waveguides by roughness reduction”, optics letters, vol. 26, NO. 23, 2001, pp1888-1890
[5] Robert M. Emmons et al, “Buried-Oxide Silicon-on-Insulator Structures I: Optical Waveguide Characteristics”, IEEE J. of Quantum electronics, vol. 28, NO. 1, 1992, pp157-163