基于CPLD的RS

　　CPLD（Complex Programable Logic Device）是一種復(fù)雜的用戶可編程邏輯器件。采用連續(xù)連接結(jié)構(gòu)，延時(shí)可預(yù)測(cè)，從而使電路仿真更加準(zhǔn)確。CPLD是標(biāo)準(zhǔn)的大規(guī)模集成電路產(chǎn)品，可用于各種數(shù)字邏輯系統(tǒng)的設(shè)計(jì)。開發(fā)工具Quartus II、ISE等功能強(qiáng)大，編程語(yǔ)言靈活多樣，使設(shè)計(jì)開發(fā)縮短了周期。

　　隨著嵌入式的發(fā)展，對(duì)數(shù)據(jù)的傳輸和人機(jī)交互通信的要求越來(lái)越高。而串口通信因其資源消耗少、技術(shù)成熟而被廣泛應(yīng)用。系統(tǒng)中上位機(jī)與嵌入式芯片之間的交互通信可以通過(guò)專用集成芯片作為外設(shè)RS-232異步串行接口，如TI、EXAR、EPIC公司的550、452等系列UAWT集成電路，或在擁有Nios系統(tǒng)的FPGA上可以方便地嵌入U(xiǎn)ART模塊。但是在設(shè)計(jì)中用戶會(huì)提出自己的要求，如：數(shù)據(jù)加密或只使用UART部分功能等，即要求更靈活的UART.而且有時(shí)CPLD資源剩余，出于成本考慮也會(huì)要求設(shè)計(jì)一種模擬的UART.對(duì)于上述的兩種情況，就可以在CPLD其豐富的資源上制作一款UART，實(shí)現(xiàn)PC機(jī)與嵌入式系統(tǒng)之間的數(shù)據(jù)交換。

　　1 串口通信協(xié)議

　　1.1 UART簡(jiǎn)介

　　通用異步收發(fā)器（Universal AsynchrONous Receiver Transmitter，UART）。異步通信的特點(diǎn)：不要求收發(fā)雙方時(shí)鐘的嚴(yán)格一致，實(shí)現(xiàn)容易，設(shè)備開銷較小。具有相關(guān)工業(yè)標(biāo)準(zhǔn)提供的標(biāo)準(zhǔn)的接口電平規(guī)范等優(yōu)點(diǎn)，在工業(yè)控制領(lǐng)域被廣泛采用。

　　異步通信一幀字符信息由4部分組成：起始位、數(shù)據(jù)位、奇偶校驗(yàn)位和停止位。

　　本設(shè)計(jì)基于RS-232的數(shù)據(jù)幀結(jié)構(gòu)，設(shè)置數(shù)據(jù)幀結(jié)構(gòu)如圖1所示：1 bit起始位，8 bit數(shù)據(jù)位，1 bit停止位，無(wú)校驗(yàn)位。每幀實(shí)質(zhì)上傳送1 Byte數(shù)據(jù)。

　　1.2 自定義數(shù)據(jù)包格式

　　多個(gè)上文所描述的幀就可以組成一個(gè)數(shù)據(jù)包。串口通信是在RS-232數(shù)據(jù)幀結(jié)構(gòu)的基礎(chǔ)上定義的，傳輸以數(shù)據(jù)包為單位進(jìn)行。包結(jié)構(gòu)如圖2所示。

　　本文采用和校驗(yàn)的結(jié)構(gòu)，一個(gè)數(shù)據(jù)包包含15 Byte.其中第1個(gè)字節(jié)是數(shù)據(jù)包頭即握手字符。第2字節(jié)為控制字符，EE代表寫命令，DD代表讀命令。第3至第14為可利用數(shù)據(jù)。第15字節(jié)作為校驗(yàn)字符，理論上應(yīng)等于這個(gè)數(shù)據(jù)包中數(shù)據(jù)字符串之和的后8bit.

　　2 設(shè)計(jì)方案

　　2.1 UART的設(shè)計(jì)結(jié)構(gòu)

　　筆者設(shè)計(jì)采用模塊化設(shè)計(jì)，方案的UART主要由邏輯控制模塊、波特率發(fā)生模塊、發(fā)送模塊和接收模塊等組成。波特率發(fā)生模塊可以建立精確的時(shí)鐘，確保數(shù)據(jù)采樣準(zhǔn)確、工作時(shí)序順暢。邏輯控制模塊、波特率發(fā)生模塊、發(fā)送模塊和接收模塊完成工作有：確定數(shù)據(jù)起始位、數(shù)據(jù)收發(fā)，串并轉(zhuǎn)換、建立握手連接、判斷命令、數(shù)據(jù)校驗(yàn)等功能。

　　2.2 狀態(tài)圖

　　利用串口通信在數(shù)據(jù)交互過(guò)程中涉及到了多種工作狀態(tài)，情況比較多樣，而利用程序設(shè)計(jì)中的有限狀態(tài)機(jī)（FSM）理論進(jìn)行編程設(shè)計(jì)，這個(gè)問(wèn)題可以迎刃而解。

　　有限狀態(tài)機(jī)是由寄存器組和組合邏輯構(gòu)成的硬件時(shí)序電路，有限狀態(tài)機(jī)的狀態(tài)（即由寄存器組各位的1和0的組合狀態(tài)所構(gòu)成的有限個(gè)狀態(tài)）只能在同一時(shí)鐘跳變沿的情況下才能從一個(gè)狀態(tài)轉(zhuǎn)向另一個(gè)狀態(tài)。

　　本設(shè)計(jì)的有限個(gè)狀態(tài)編碼使用獨(dú)熱碼形式，即寄存器組每一個(gè)bit位代表一種狀態(tài)（如“0100”，“1000”為四態(tài)機(jī)中的兩種狀態(tài)），這種狀態(tài)碼的好處是避免了狀態(tài)混亂。狀態(tài)機(jī)采用Mealy型有限狀態(tài)機(jī)，這種狀態(tài)機(jī)的下一個(gè)狀態(tài)不但取決于各個(gè)輸入值，還取決于當(dāng)前所在狀態(tài)，符合UART的工作原理。