banner.jpg)
摘要：匹配濾波器因具有大的時間帶寬積而在擴頻和CDMA通信中受到極大重視，不僅作為快速捕獲和RAKE分集等傳統(tǒng)技術的最佳方案，而且在多用戶檢測、智能天線、多速率甚至是軟切換等方面也都能發(fā)揮其優(yōu)勢；對匹配濾波器捕獲的基本原理進行了研究并著重討論了其多種FPGA實現(xiàn)結構。
關鍵詞：直接序列擴頻；數(shù)字匹配濾波器；折疊濾波；部分相關
20世紀80年代末90年代初，直接序列擴頻碼分多址(DS/CDMA)開始進入商用，寬帶碼分多址(BCDMA)的概念也相繼提出，對具有大TW(時間帶寬積，越大表明多址能力越強)值的匹配濾波器需求強烈，隨著超大規(guī)模集成電路(VLSI)和邏輯可編程門陣列(FPGA)的發(fā)展使這一需求得以滿足。針對CDMA通信中的快速捕獲和各種實際情況折疊濾波、部分相關等多種數(shù)字匹配濾波器(DMF)結構相繼提出。
DMF碼元捕獲的基本原理
設接收到的中頻采樣信號為：
其中AK=±1為第k個信息符號；PN(nTS)為碼片周期為L的PN序列；該PN序列的碼片速率為fpn；TS=1/fs為采樣周期；fc為中頻信號的中頻頻率； Φ0為中頻的初始相位，是均勻分布于[0,2л]的隨機變量。a(nTS)是均值為0方差為δ2的正態(tài)分布的白噪聲。設fc已知，則選取本地匹配濾波器為與Φ0無關的復指數(shù)型函數(shù)：
h(n)=PN(nTS).e-j2лfcnTS，假設PN序列采用周期L=1023的m序列，且fs=4fc，fc=fpn，則一個信息符號對應的采樣點為N=L.fs/fpn=4092，對一個信息符號做N點循環(huán)相關并取模：
其中信息分量：
噪聲分量為隨機變量：
其均值為0，方差。圖1為的部分曲線示意圖。
圖1的部分曲線示意圖
可以看出m=0時，|RS(m)|取得最大值，則在無噪聲時只要找出|RS(m)|的最大值點即為碼元同步的起點�？梢姶a元捕獲方法的依據(jù)是PN序列尖銳的自相關特性，在一個信息符號長度內(nèi)做循環(huán)相關，相關值的模的最大位置即為碼元起點。
傳統(tǒng)串行匹配濾波器
傳統(tǒng)串行數(shù)字匹配濾波器有如圖2所示的2種等價結構。
圖2 傳統(tǒng)串行數(shù)字匹配濾波器的2種等價結構
本地碼aN-1…a0預先存儲于FPGA寄存器中，a0是本地碼首位(為了節(jié)省slice，一般本地碼用片內(nèi)RAM存儲)，輸入抽樣數(shù)據(jù)Xi從左端送入匹配濾波器，經(jīng)過乘法和加法運算每一個時鐘周期都有一個相關值輸出。設本地碼長L=256，對于圖2的第一種結構意味著至少256個抽頭，對應256個乘法單元，加法網(wǎng)絡需要至少8級流水線結構，因此采用傳統(tǒng)串行結構設計實現(xiàn)匹配濾波器所消耗資源是非常大的。設每個樣點采用6b量化，過采樣率為4，對于FPGA器件占用觸發(fā)器數(shù)目可以用下面的公式來計算：占用觸發(fā)器數(shù)=每個樣點的量化位數(shù)×過采樣率×抽頭數(shù)目，因此第一種結構需要的觸發(fā)器數(shù)為6×4×256=6144相當于3072個slice。第二種等價結構雖然減少了加法器網(wǎng)絡，但隨著每級加法器后面寄存器位寬的增加硬件規(guī)模仍然很龐大。采樣時間間隔為1/4TC(TC=1/fC)，平均捕獲時間Ta=(L+L/2)TC=3/2LTC，而一般采用滑動相關的方法平均捕獲時間Ta=LTD，其中TD為滑動相關的相關積分時間，TD>>TC。所以傳統(tǒng)串行匹配濾波器結構雖然占用的資源大，但實現(xiàn)簡單，捕獲時間短，隨著大規(guī)模集成電路的發(fā)展，在快速捕獲中具有很強的生命力。
并行匹配濾波器
并行匹配濾波器的結構，如圖3所示，將周期為L的本地碼分成K段，每段長M=L/K，圖3中K=4，M=256，共4路。不難看出，由于將本地碼分成了多組，每路匹配濾波器輸出值大于門限時都可以認為捕獲成功，所以該種結構的濾波器的平均捕獲時間為：3/2(1/4L)TC=3/8LTC，是傳統(tǒng)匹配濾波器的1/K。因此這種并行結構的匹配濾波器具有捕獲時間短的優(yōu)點，但是由于將本地碼分成若干段，所以這種結構的濾波器抗干擾能力有所降低，將并行匹配濾波器增加參考支路用于信道估計，有助于提高其抗干擾能力。
圖3 并行匹配濾波器的結構圖
折疊匹配濾波器
折疊濾波器的結構如圖4所示。如果濾波器的時鐘頻率是K倍的采樣數(shù)據(jù)速率，對于一個256的本地碼序列這種折疊濾波器只需要256/K=64個抽頭，這里K=4。每4個時鐘周期送入一個采樣數(shù)據(jù)。在折疊濾波器中碼字必須以折疊的形式存放，在第一個時鐘周期a0…a63被送入64個抽頭單元中，同時a0加法器中注入一個0，第一個時鐘結束時加法器的結構送入保持寄存器。第二個時鐘周期a64…a127被送入64個抽頭單元當中，a64加法器的送入來自保持寄存器，第二個時鐘周期結束時加法器的結果送入保持寄存器；接下來的兩個時鐘周期的情況與此類似，第四個時鐘周期結束時結構送入捕獲寄存器�？梢钥闯鲞@種折疊濾波器復用了加法器，在保證平均捕獲時間與傳統(tǒng)串行匹配濾波器相同的條件下，大大節(jié)省了加法器網(wǎng)絡所占用的資源，圖4結構所占用的資源=256/4[8(16b加減法器)+9(延時單元)+1(本地碼存儲單元)]+30(控制單元)=1182 slices，與傳統(tǒng)匹配濾波器相比節(jié)約了大概2/3的資源。
圖4 折疊濾波器的結構圖
進一步提高時鐘頻率可以使資源利用率更低，但是對于硬件設計來說時鐘頻率的提高使得設計的難度加大，所以在采用折疊濾波器的情況下要綜合考慮信息速率，過采樣率和硬件所能夠支持的時鐘頻率，使得在硬件所能達到性能條件下，最大限度地降低資源利用率。
基于多項分解的匹配濾波器
在FIR濾波器中，轉移函數(shù)為：
L為濾波器長度，可以將濾波器的沖擊響應分成D組，L/D = Q ,Q ∈ Z， 則：
對接收信號進行M倍過采樣時，在本地碼相應位置插0，即：
于是可以得到如圖5所示的濾波器網(wǎng)絡結構圖。
圖5 基于多項分解濾波的網(wǎng)絡結構圖
這里M=4,D=16，將本地序列的首位定義為h(1023)，末位定義為h(3)，實現(xiàn)結構如圖6所示。在16倍時鐘速率下采用循環(huán)存儲的方法，輸入采樣數(shù)據(jù)送入RAM1，16個子濾波器輸出送入RAM2，第一個時鐘周期讀入RAM1中地址0處的數(shù)據(jù)，h(63)…h(3)送入抽頭單元，加法器結果送入瑣存單元，同時將保持寄存器1中的結果送入RAM2中的0地址單元。第二個時鐘周期讀入RAM1中地址為64處的數(shù)據(jù)，h(127)…h(67)送入抽頭單元，加法器結果移入鎖存器，同時將保持寄存器2中的數(shù)據(jù)送入RAM2中地址為1的單元。后面14個時鐘周期做法類似，在第16個時鐘周期結束的時候，所有鎖存器的結果送入保持寄存器，同時清0。
RAM2中的數(shù)據(jù)以地址為17的間隔輸出，送入加法器，每16個數(shù)據(jù)的和為濾波器的輸出。從圖6中我們可以看到，濾波器的抽頭數(shù)目和分組的多少有關，由于加法器分時復用，所以分組越多，所用的資源越少。同時由于不需要延時單元，所以大大減少了對延時寄存器的占用。資源占用數(shù)目比折疊匹配濾波器還少。但是我們也可以看到，這種結構的濾波器對時鐘的要求較高，在設計的時候必須考慮硬件所能支持的最高時鐘頻率，同時該結構的設計復雜度較大，由于要預先對數(shù)據(jù)進行存儲，捕獲時間相對較長。
以上討論的是具有通用結構的匹配濾波器，對于特殊的情況還存在著其他結構比較優(yōu)秀的濾波器，例如文獻[5]，[6]根據(jù)廣義Golay序列的構造方法分別提出了針對WCDMA主同步信道的兩種級聯(lián)數(shù)字匹配濾波器，極大地節(jié)省了資源提高了運行速度，雖然不是通用的結構但也有較高的實用價值。
圖6 實現(xiàn)結構圖
結語
分析了數(shù)字匹配濾波器原理的基礎上著重分析了多種濾波器的FPGA實現(xiàn)結構，并對每一種結構給出相應的分析結果。隨著通信技術的發(fā)展，數(shù)字匹配濾波器將在今后的實際應用中起著更大的作用，本文在對其結構的設計上具有指導意義。
[5]朱春梅，牛凱，吳偉陵1WCDMA主同步信道匹配濾波器的改進與實現(xiàn)[J]1北京郵電大學學報，2002，(9)1
[6]牛凱，王雙全，吳偉陵1一種新穎的WCDMA主同步信道匹配濾波器[J]1電子學報，2002，(10)1
