基于FPGA+DSP的雷達回波發(fā)生器設計

在研制各種實用雷達的過程中，需要通過多次實驗來檢驗雷達對目標回波信號的分析處理能力。由于開發(fā)環(huán)境和實驗條件的限制,雷達系統(tǒng)中各部件及整個系統(tǒng)的測試非常困難,受天氣狀況等因素的影響,其性能及指標測試難以在完全真實的環(huán)境中進行。因此，通過數(shù)字模擬的方法真實地模擬雷達回波信號很有意義。雷達回波發(fā)生器是數(shù)字仿真技術和雷達技術相結(jié)合的產(chǎn)物，它通過仿真模擬的方法產(chǎn)生目標和環(huán)境信息的回波信號。利用這種回波信號對雷達信號處理機進行調(diào)試、分析和評估，已成為現(xiàn)代雷達信號處理機研制和生產(chǎn)的重要手段。

采用DSP和FPGA/CPLD相結(jié)合的系統(tǒng)結(jié)構綜合了兩者在系統(tǒng)控制和實時數(shù)字信號處理方面的優(yōu)勢，結(jié)構靈活、實現(xiàn)性強[1]。本文提出了一種以FPGA為核心，DSP實時控制，外加PROM、Flash、CPLD以及D/A等外圍電路構成的雷達中頻回波信號發(fā)生器的設計方法，可以通過在線編程在相同的硬件平臺上實現(xiàn)不同體制、多目標的雷達回波。

1 雷達回波發(fā)生器方案設計

1.1 系統(tǒng)性能要求

本雷達回波發(fā)生器是為了對雷達信號處理機進行測試、評估以及新的信號處理算法而開發(fā)研制的，因而在設計上要滿足通用性要求，能模擬產(chǎn)生不同體制雷達的回波信號[2]。通用性設計要求硬件外圍接口電路盡可能簡單，對各種電平規(guī)范具有兼容性；所選器件適應性強，通過重配置可編程邏輯電路即可產(chǎn)生不同帶寬、不同時寬的雷達信號而不用修改硬件設計[3-4]。同時，為了真實地反映雷達目標的復雜環(huán)境，要求雷達回波發(fā)生器能加入噪聲和干擾，從而能夠?qū)π盘柼幚頇C進行全面的評估和檢測。

本雷達回波發(fā)生器要求能選擇產(chǎn)生單脈沖跟蹤、DBF、SAR 3種體制雷達的最多3個目標的回波信號，雷達波形為簡單脈沖、線性調(diào)頻信號、相位編碼信號可選。主要技術指標如下：

(1)中頻載頻頻率：30 MHz；
    (2)系統(tǒng)基準時鐘：10 MHz；
    (3)波形存儲深度為10 K，信號采樣率100 MHz；
    (4)幅度分辨率為12 bit；
    (5)頻率范圍為0.37 Hz～25 MHz，頻率分辨率為0.37 Hz；
    (6)輸出模擬信號幅度范圍為±2.5 V；
    (7)DBF體制時天線陣元數(shù)為16個。

1.2 系統(tǒng)實現(xiàn)方案

雷達回波發(fā)生器的實現(xiàn)有以下3種方法：全硬件實現(xiàn)、微機+D/A插卡實現(xiàn)以及微機+模擬器DSP組合實現(xiàn)。由于全硬件實現(xiàn)時硬件設計過于復雜、靈活性差、微機+D/A插卡方法受D/A數(shù)據(jù)傳輸率的限制，所以目前雷達回波發(fā)生器的設計中，多采用微機+模擬器DSP組合方法。該方法靈活性好、數(shù)據(jù)量適中、易擴充、滿足通用性要求[5]。

通過對幾種回波發(fā)生器實現(xiàn)方法的比較，結(jié)合本雷達回波發(fā)生器要實現(xiàn)的功能以及靈活性、通用性的設計思想，本文提出了一種新的雷達中頻回波發(fā)生器的設計與實現(xiàn)方法。該方法嚴格說仍屬于微機+模擬器DSP組合方法，但采用了微機+FPGA+DSP+D/A的組合，如圖1所示。

與傳統(tǒng)的雷達回波發(fā)生器實現(xiàn)方法相比，采用該結(jié)構具有以下優(yōu)點：

(1)PC機不必實時為回波發(fā)生器提供數(shù)據(jù)，只是在雷達參數(shù)改變時，PC機才給存儲器輸入新的波形和參數(shù)數(shù)據(jù)。這樣便能采用更為逼真的雷達回波數(shù)學模型，并能對這些模型完成更為復雜和精確的處理工作，提高模擬信號環(huán)境的逼真性；

(2)硬件實現(xiàn)簡單，只要改變底層軟件而不用更改硬件電路就可以適應不同體制的雷達，因而這種方法具有較好的靈活性和通用性；

(3)對外具有豐富的接口，既可以當作一塊獨立的板卡使用，也可以在CPCI機箱上作為標準板卡使用；

(4)利用其豐富的底層軟件庫，可以提供良好的二次開發(fā)空間。

2 系統(tǒng)硬件設計

雷達回波發(fā)生器在硬件實現(xiàn)時，F(xiàn)PGA選用Xilinx公司Virtex-4系列的XC4VSX55芯片， DSP選用TI公司的TMS320C6416芯片，數(shù)模轉(zhuǎn)換器和放大器分別選用ADI公司的AD9765和AD8044，時鐘選用ADI公司的超低抖動時鐘ICAD9510，時鐘配置電路選用Altera公司MAX7000S/AE系列的EPM7128S。SX55是Xilinx公司的一款高性能數(shù)字信號處理FPGA，具有強大的數(shù)據(jù)處理能力。主要硬件資源為49 152個SLICE(含一個觸發(fā)器及一個四輸入查找表)，320個BLOCK RAM(每塊18 KB)，512個18×18 bit乘法器，8個DCM，32條全局時鐘連線，640個可用I/O。TMS320C6416是TI公司的一款高性能定點數(shù)字信號處理器，最高工作時鐘600 MHz，可達4 800 MIPS。主要硬件資源有128 KB L1P cache，128 KB L1D cache，8 MB L2 cache。兩個外部存儲器接口（EMIF），EMIFA為64 bit，EMIFB為16 bit，共1 280 MB外部地址。64個EDMA，32 bit或16 bit HPI接口，PIC接口。雷達回波發(fā)生器的硬件結(jié)構如圖2所示。