改進(jìn)混合信號電路的RF性能

衛(wèi)星通信也許是最有挑戰(zhàn)性的混合信號高可靠性的應(yīng)用。不僅僅用在衛(wèi)星中的元件必須經(jīng)受寬范圍的溫度和輻射考驗(yàn)，而且所有的元件必須有高水平性能和可靠性�，F(xiàn)在，空間應(yīng)用完全進(jìn)入商業(yè)領(lǐng)域，所以，衛(wèi)星市場所用的器件和元件的價(jià)格及尺寸大小也是關(guān)鍵因素。也許最關(guān)心的是功率。用UltraCMOS工藝(在藍(lán)寶石襯底上的絕緣體硅工藝)制造器件比用GaAs和體CMOS相比，衛(wèi)星系統(tǒng)設(shè)計(jì)人員實(shí)現(xiàn)了無比的靈活性，改善了性能和功耗。

在空間應(yīng)用中有幾種關(guān)鍵混合信號(模擬或RF和數(shù)字)器件，包括PLL(鎖相環(huán)頻率合成器)、IF集成子系統(tǒng)和前置定標(biāo)電路。用UltraCMOS制造這些器件，能設(shè)計(jì)更輕小，性能更高及低成本的衛(wèi)星系統(tǒng)，使發(fā)射成本更低。

開發(fā)CMOS的潛能

CMOS的低功率和容易集成的優(yōu)點(diǎn)是人所共知的。CMOS的先進(jìn)版本UltraCMOS，是50~100nm硅片直接沉積在紅寶石襯底上的完全耗盡型CMOS工藝。采用近似完全絕緣體藍(lán)寶石，UltraCMOS晶片具有標(biāo)準(zhǔn)CMOS工藝特性，低缺陷密度，簡單、高產(chǎn)量結(jié)構(gòu)。能絕緣隔離晶體管，與其他工藝相比UltraCMOS改善了功率處理。CMOS工藝具有固有的CMOS邏輯電平，特別適合于集成混合信號設(shè)計(jì)。

事實(shí)上，UltraCMOS工藝為RF和混合信號設(shè)計(jì)提供截然不同的優(yōu)越性和新方法。對于衛(wèi)星應(yīng)用，有幾個(gè)可關(guān)注的特性。此工藝提供低電容特性，使得在低功率下達(dá)到高速。與其他工藝相比，它的完全沉積工藝改善了線性度、速度和低電壓性能。UltraCMOS器件具有抗輻射性能，提供2kv HBMESD保護(hù)。因?yàn)樗鼘Υ缶�片以�?biāo)準(zhǔn)CMOS工藝進(jìn)行處理，所以，具有成本低的優(yōu)點(diǎn)。UltraCMOS工藝早在開發(fā)初期就用于空間應(yīng)用。而且能繼續(xù)改善下一代系統(tǒng)所需的復(fù)雜設(shè)計(jì)。

PLL優(yōu)越性

衛(wèi)星信號鏈路中的關(guān)鍵器件是PLL。通常，這種器件接收非常小的信號(范圍-30dBm)并提供控制LO(本振)的復(fù)雜數(shù)字波形。因?yàn)椋�它是一個(gè)混合信號器件，所以，性能指標(biāo)改進(jìn)1dB(如相位噪聲)會決定性地影響PLL性能。

過去用外部分立元件制造具有良好相位噪聲性能的抗輻射PLL。這是一種大的耗電電路，限制了PLL數(shù)量，使其可能應(yīng)用在衛(wèi)星中。隨著單芯片PLL的出現(xiàn)，促使設(shè)計(jì)人員擴(kuò)展此應(yīng)用在先進(jìn)的衛(wèi)星系統(tǒng)中，只要相應(yīng)噪聲性能滿足系統(tǒng)要求和可靠性能標(biāo)準(zhǔn)就行。

UltraCMOS PLL與分立方案相比，具有單芯片尺寸，功率優(yōu)越，有較好的相位噪聲性能。所實(shí)現(xiàn)的UltraCMOS PLL達(dá)到業(yè)內(nèi)領(lǐng)先的相位噪聲性能指標(biāo)，是首款可用的抗輻射單芯片PLL。最近推出的PE97632，改善了噪聲性能，在1Hz相位噪聲達(dá)到-216dBc/Hz(相當(dāng)于在10KHz偏移和2GHz中心頻率下的-103dBC/Hz)。隨著小小的3dB改進(jìn)，衛(wèi)星設(shè)計(jì)人員可以雙倍有效負(fù)載值。

PLL的異常相位噪聲是UltraCMOS技術(shù)對RF混合信號應(yīng)用固有的適用性所致。例如，一個(gè)先進(jìn)的單芯片PLL包含5000~10000 數(shù)字邏輯門和關(guān)鍵性的模擬元件(包括電荷泵，參考緩沖器和輸入放大器)。為了實(shí)現(xiàn)一個(gè)集成PLL，在單項(xiàng)技術(shù)中必須設(shè)計(jì)出每個(gè)功能都是最佳化的產(chǎn)品，使其相位噪聲對信號鏈路的貢獻(xiàn)最小。

在實(shí)現(xiàn)集成時(shí)，CMOS是通常的選擇。然而，在RF應(yīng)用時(shí)，CMOS總不能滿足性能要求。因?yàn)橛懈綦x的藍(lán)寶石襯底，所以UltraCMOS技術(shù)具有固有的抗輻射和高溫特性。UltraCMOS工藝完全是空間品質(zhì)，提供抗事件閉鎖(SEL)性(優(yōu)越的抗事件干擾小于10-9每位日誤差)，允許100克拉總輻射劑量。

為響應(yīng)UltraCMOS器件引起的顯著性能改善，衛(wèi)星設(shè)計(jì)人員現(xiàn)正在重新設(shè)計(jì)衛(wèi)星結(jié)構(gòu)。例如，具有良好相位噪聲性能的集成單片PLL，使衛(wèi)星設(shè)計(jì)人員把它們包含在更多的設(shè)計(jì)中。因此，現(xiàn)在一些最新的衛(wèi)星中每顆包含上百個(gè)UltraCMOS PLL�，F(xiàn)在每個(gè)通信信道可以經(jīng)濟(jì)地裝備自己本身的PLL，所以，每個(gè)信道可以分離地調(diào)節(jié)。這類改進(jìn)可以影響衛(wèi)星通信市場，使衛(wèi)星性能用于更多服務(wù)(如廣播TV和點(diǎn)到點(diǎn)通信)。

簡單的子系統(tǒng)

成本、重量和功耗是衛(wèi)星設(shè)計(jì)各部分的關(guān)鍵因素。典型的商業(yè)衛(wèi)星發(fā)射重量成本為$20k/kg，功耗為$20k/w。因此，降低元件數(shù)，把功能組合到單個(gè)封裝中是非�？释�的。采用UltraCMOS技術(shù)為空間應(yīng)用開發(fā)出一個(gè)集成子系統(tǒng)，它包括一個(gè)IF下變頻器并具有數(shù)字增益控制。此器件展示出藍(lán)寶石襯底的好處，能實(shí)現(xiàn)RF的高集成度，特別是能包含高比例的有源器件。圖1所示的芯片以0.5dB/步給出64dB數(shù)字步衰減，集成有3線串引接口，能提供80dB總增益。

最近，根據(jù)消費(fèi)者的要求設(shè)計(jì)了另一個(gè)新的UltraCMOS子系統(tǒng)，它在單芯片上集成3個(gè)IF放大器和3個(gè)數(shù)字步衰減器。所設(shè)計(jì)的IFOC產(chǎn)品是工作在60~200MHz的數(shù)字控制可變增益放大器。其集成設(shè)計(jì)在單芯片中降低到集成數(shù)字步衰減的固定增益放大器，其功耗減小近75%。

減小前置定標(biāo)器功率

衛(wèi)星用太陽能板和電池產(chǎn)生、存儲自己本身的電源。因此，設(shè)計(jì)人員需要特別節(jié)省板上電源。因?yàn)檫@會直接影響衛(wèi)星的壽命。往往冷卻多余熱量與產(chǎn)生熱量同樣花錢多。

用UltraCMOS前置定標(biāo)器，設(shè)計(jì)人員在空間應(yīng)用比采用GaAs器件可節(jié)省功耗90%。在UltraCMOS器件使用前，此功能由GaAs器件執(zhí)行，典型功耗為500mW。

最近，開發(fā)的新UltraCMOS前置定標(biāo)器工作在4~14GHz，是用0.25m UltraCMOS晶體管實(shí)現(xiàn)。此器件為衛(wèi)星制造商提供了靈活的單前置定標(biāo)器，覆蓋寬頻率范圍。因單芯片前置定標(biāo)具有相同的工藝技術(shù)，所以，所有UltraCMOS前置定標(biāo)器通路都可無縫的進(jìn)入U(xiǎn)ltraCMOS PLL，使系統(tǒng)設(shè)計(jì)變得容易。

UltraCMOS前置定標(biāo)器靈敏度在整個(gè)頻率范圍內(nèi)優(yōu)于+5dBm，在8GHz附近靈敏度大約為-20dBm。衛(wèi)星制造商可以用高靈敏度區(qū)，在所希望的頻率有最佳靈敏度。

在用UltraCMOS實(shí)現(xiàn)PLL以前，低成本單片PLL不能滿足像商業(yè)衛(wèi)星這樣的市場需求。除前置定標(biāo)器和IF子系統(tǒng)外，設(shè)計(jì)人員工作在UltraCMOS的目的是把這種有前途的技術(shù)用到RF混合信號的所有主要功能中。用高集成單片UltraCMOS電路，制造商可降低元件總量數(shù)，簡化元件規(guī)范和消除對輸入/輸出的關(guān)注。所有這些優(yōu)點(diǎn)將結(jié)合到未來更復(fù)雜的系統(tǒng)設(shè)計(jì)中。(京湘)