banner.jpg)
相關(guān)專題：
摘要：文章介紹了快跳頻通信的基本原理，實現(xiàn)方法和設(shè)計中應(yīng)注意的問題，提出了一種快跳頻通信系統(tǒng)的硬件實現(xiàn)方案，并對跳頻碼的產(chǎn)生，同步接收技術(shù)的選用以及軟件流程的設(shè)計等作了簡要介紹。
關(guān)鍵詞：快跳頻；數(shù)字信號處理；偽隨機碼；擴頻通信
前言
快速跳頻通信系統(tǒng)由于其優(yōu)良的抗干擾性和保密特性，被廣泛應(yīng)用于軍事，民用的各個領(lǐng)域。所謂跳頻擴譜方式是指對傳輸信號的載波頻率按預(yù)定規(guī)律進行離散變化的通信方式。通信使用的載波頻率受一組高速變化的偽隨機碼（PN碼）控制而快速變化，根據(jù)跳頻速率的快慢，可把跳頻系統(tǒng)分為快跳頻和慢跳頻�？焯l是指一次發(fā)射信號期間有不止一個頻率跳變，即跳頻速率大于信息速率；反之稱為慢跳頻。
跳頻的速率是衡量跳頻通信系統(tǒng)性能的一項重要指標。跳速越快，抗跟蹤式干擾的能力就越強。由于快速跳頻改變頻率很快，能夠避免接收同一頻率上的許多延遲信號，大大降低了多徑干擾的影響，從而可以大幅度地提高數(shù)據(jù)傳輸?shù)目煽啃�；另一方面，快速跳頻駐留時間極短，小于干擾信號從干擾機到接收機的傳輸時間，從而可以對抗頻率跟蹤式干擾機的威脅，抗截獲、抗干擾能力都很強。此外，快跳頻本身所固有的頻率分集特性，可使系統(tǒng)抗局部頻帶嚴重干擾的能力增強。所以，快跳頻技術(shù)是無線通信系統(tǒng)提高抗干擾能力的一項重要措施,具有重要的應(yīng)用價值。
由于快速跳頻系統(tǒng)需要實時處理信息，對信號進行跳頻與解跳，對處理速度的要求極高，同時跳頻信號的產(chǎn)生、調(diào)制、解調(diào)、同步、濾波等需要相當大的數(shù)據(jù)運算量。本文介紹我們以TI公司16位定點高速數(shù)字信號處理芯片TMS320VC5410為核心設(shè)計實現(xiàn)的快速跳頻系統(tǒng)。
1跳頻通信系統(tǒng)原理
在發(fā)端，用某種跳頻序列對信號進行FSK調(diào)制，信息數(shù)據(jù)記作D1，調(diào)制后的基帶信號帶寬為B1，發(fā)射信號的帶寬仍為B1，發(fā)射載波頻率由受跳變序列控制的可變頻率合成器產(chǎn)生，在帶寬為B2(B2>>B1)的頻帶范圍內(nèi)“隨機”跳變，實現(xiàn)從帶寬B1的基帶信號到帶寬B2的頻譜擴展。在接收端，經(jīng)過相反的處理過程，得到原始信號。
快跳頻系統(tǒng)有如下特點：
利用跳頻圖案的正交性可構(gòu)成跳頻碼分多址統(tǒng)，實現(xiàn)多用戶共享頻譜資源，減少多址干擾；
頻譜使用靈活。由于工作時載波頻率是按預(yù)定規(guī)律離散變化的，因此跳頻系統(tǒng)不要求使用連續(xù)頻譜，便于頻率規(guī)劃；
跳頻系統(tǒng)無明顯的“遠－近效應(yīng)”，功率控制條件寬松，不存在復(fù)雜的功率分配問題；
有較強的抗干擾、抗截獲和人為阻塞能力。
跳頻系統(tǒng)中頻率合成器輸出的載波信號頻率是受跳頻指令控制的。在時鐘的作用下，跳頻指令發(fā)生器不斷地發(fā)出控制指令，頻率合成器不斷地改變其輸出載波的頻率。因此，混頻器輸出的已調(diào)波的載波頻率也將隨著指令不斷地跳變，最后經(jīng)高通濾波器和天線發(fā)送出去的就是跳頻信號。
跳頻器輸出的跳變的頻率序列就是跳頻圖案，跳頻指令決定了跳頻圖案的產(chǎn)生。通常利用偽隨機發(fā)生器或者由軟件編程來產(chǎn)生跳頻指令，所以跳頻系統(tǒng)的關(guān)鍵部件之一是跳頻器。
在跳頻信號的接收端，為了保證混頻后獲得中頻信號，要求頻率合成器的輸出頻率比外來信號高出一個中頻。此外由于外來的信號載波頻率是跳變的，因此要求本地頻率合成器輸出的頻率也要隨著外來信號的跳變規(guī)律而跳變，并且要求收、發(fā)跳頻完全同步。所以，接收機中的跳頻器還需受同步指令的控制，以確定其跳頻的起、止時刻。跳頻同步是跳頻系統(tǒng)的另一項核心技術(shù)。
2 跳頻通信系統(tǒng)設(shè)計
2.1參數(shù)設(shè)計
根據(jù)當前掌握的技術(shù)水平，我們選擇的系統(tǒng)參數(shù)如下：
信息速率：9.6kbit／s
信道速率：12.8kbit／s(75％效率)
FEC碼型：RS(127，117)
跳頻速率：19200跳／秒
調(diào)制制式：非相干4FSK
信道間隔：38.4kHz
跳頻序列：ReedSolomon碼序列
頻點數(shù)：256個
系統(tǒng)帶寬：9.83MHz
中頻：40MHz－49.83MHz
射頻：240MHz－249.83MHz
其中大多數(shù)參數(shù)為經(jīng)典值，但跳頻速率遠高于目前大多數(shù)系統(tǒng)。
由上述參數(shù)易于計算出系統(tǒng)的誤碼性能：采用每個碼元3Chips，接收采用3中取2大數(shù)判決，在存在一個單頻干擾的情況下，系統(tǒng)的誤碼率為：
2.2系統(tǒng)電路框圖
以TMS320VC5410處理器為核心構(gòu)成的快速跳頻通信系統(tǒng)。在發(fā)送端：DSP模塊完成對數(shù)據(jù)的編碼、交織、調(diào)制以及偽隨機碼的生成，并使用直接數(shù)字式頻率合成器AD9850生成跳頻圖案。在接收端：AD6640先對接收信號進行模數(shù)轉(zhuǎn)換，再用AD6620實現(xiàn)數(shù)字下變頻,最后到DSP處理器中進行解調(diào)和譯碼。
2.3偽隨機碼的生成
這里我們采用GOLD序列作為偽隨機碼。GOLD碼是兩個m序列經(jīng)加模2后形成的組合碼，這種碼又稱為最大長度序列優(yōu)選對碼。GOLD序列有與m序列近似的優(yōu)良特性，即各個碼組之間的互相關(guān)特性與原來兩個m序列之間的互相關(guān)特性一樣，且最大的互相關(guān)值不會超過原來兩個m序列間的最大互相關(guān)值，但它具有更好的自相關(guān)特性部分。GOLD碼的另一個優(yōu)點是具有比m序列多得多的獨立碼組。
2.4發(fā)端跳頻設(shè)計
用GOLD序列產(chǎn)生一組偽隨機碼，以此偽隨機碼產(chǎn)生一組跳變頻點。一組信源比特經(jīng)MFSK調(diào)制后構(gòu)成一組M符號，本系統(tǒng)選M=4。每一符號信息XK與地址碼AK異或后得到輸出碼YK，再送到DDS（直接數(shù)字式頻率合成器）得到一個正弦振蕩輸出。DDS選用ANALOGDEVICES公司的AD9850，在120MHz時鐘信號下，能產(chǎn)生分辨率為0.0291Hz的0至60MHz的頻率，以23兆次／秒的速率跳變。此系統(tǒng)有255個跳頻點，選擇一個符號需要8bit。而每符號要求三跳，因此需將該符號與一個24bit的地址碼相異或，便可得到3個頻點。
2.5同步技術(shù)的選用
為了實現(xiàn)的可行性與簡易性，我們采用同步字頭法對系統(tǒng)進行同步。在跳頻通信之前，選定在一個或幾個頻道上先傳送一組特殊的攜帶同步信息的碼字；收端接收此同步信息碼字后，按同步信息的指令進行時鐘校準和跳頻。
同步捕捉采用滑動相關(guān)法，在PN碼周期內(nèi)對接收碼和本地碼進行相關(guān)積分，計算相關(guān)函數(shù)值，并由此確定和實現(xiàn)對PN碼的捕獲；同步識別采用跳頻同步識別與跟蹤誤差檢測；同步跟蹤采用延時鎖定同步方法。
開始同步捕獲時，DSP控制DDS在一個定頻上等待同步頭，并將DSP的程序處于同步捕獲的進程中，一旦捕獲到同步信號，DSP即啟動跳頻碼序列發(fā)生器，控制查詢跳頻圖案表產(chǎn)生DDS控制字，由該控制字查詢預(yù)先存儲在存儲器中的正弦表，產(chǎn)生與發(fā)射機同步跳變的中頻載波。待跳頻同步后，將跳后的基帶FSK波形解調(diào)出來，由A/D變換器對基帶FSK波形進行采樣，并將樣點值送給DSP進行處理。DSP接收到樣點值后首先對其進行FSK解調(diào)，然后將解調(diào)出來的數(shù)據(jù)送去交織，并由卷積碼譯碼程序進行譯碼。在數(shù)據(jù)解調(diào)的過程中，DSP還要進行跳頻同步跟蹤，以及通過監(jiān)視和分析基帶信號，從跳頻同步跟蹤算法中獲得跳頻碼序列發(fā)生器產(chǎn)生時鐘的微調(diào)值，再通過微調(diào)跳頻碼序列的相位保持最佳的同步狀態(tài)。
2.6接收與解擴
將接受到的信號首先進行頻點檢測，對同步頭進行捕捉和追蹤，獲得同步后，將PN序列分別與“1”或“0”符號進行異或，完成頻點檢測，再送入DDS產(chǎn)生兩種輸出，與所接收信號進行相關(guān)積分、檢測，檢測最大值即為當前信息比特。如前所述，收端對跳頻的每個頻點的輸出都進行判決，對一個碼元中的3個頻點（每個頻點為MFSK）都判定后，再運用大數(shù)判決（即3中取2）確定輸出頻率是哪一個。
2.7DSP外圍電路及處理軟件
本調(diào)頻系統(tǒng)的主處理器DSP芯片采用了TI公司的16位定點芯片TMS320VC5410。它有高度的操作靈活性和運行速度，具有專用硬件邏輯的CPU、片內(nèi)存儲器、片內(nèi)外設(shè)，以及一個高度專業(yè)化的指令集。系統(tǒng)工作在微計算機方式（MC）下，F(xiàn)lashEEPROM用于存放程序和常數(shù)，系統(tǒng)啟動或復(fù)位時，使用Bootloader功能，把EEPROM中的程序調(diào)出，安裝在5410的程序SRAM中運行，使系統(tǒng)開始獨立工作。
本系統(tǒng)采樣率fs=300kHz，即每秒產(chǎn)生300k個隨機數(shù)，完成300k次跳頻。運算產(chǎn)生一個正弦數(shù)據(jù)共需90個左右的指令，在fs為300kHz的情況下，要求5410的運算速率大于27MIPS，這樣，5410指令周期選擇為25ns，其運算速度是40MIPS。
DSP芯片的外圍電路包括電源模塊、存儲器、時鐘模塊、控制邏輯、模擬接口、擴展接口、JTAG接口、復(fù)位電路等。
3結(jié)束語
跳頻擴頻通信具有高保密性、抗窄帶干擾和跟蹤干擾的能力強等特點，能較好的完成現(xiàn)代戰(zhàn)爭中電子對抗與反對抗的技術(shù)要求，因而被廣泛應(yīng)用于軍事和通信領(lǐng)域。近年來隨著微電子與數(shù)字信號處理技術(shù)飛速發(fā)展，頻率合成與同步技術(shù)的提高，跳頻技術(shù)在民用通信領(lǐng)域也取得了良好的應(yīng)用前景。例如，將跳頻技術(shù)應(yīng)用于CDMA系統(tǒng)、GSM系統(tǒng)、蜂窩數(shù)字分組數(shù)據(jù)（CDPD）系統(tǒng)，以及短波數(shù)據(jù)通信系統(tǒng)等，可以更好地解決工作頻帶擁擠的問題，使多個用戶高效地共享頻率資源，同時提高系統(tǒng)的抗干擾、抗衰落的能力，獲得更安全的通信效果。在今后無線電通信中，跳頻技術(shù)的發(fā)展方向?qū)⑹歉咛l速率和高數(shù)據(jù)傳輸速率。因此采用數(shù)字信號處理芯片來實現(xiàn)跳頻通信將具有廣闊的應(yīng)用前景。
作者簡介：
華琨 男，西安交通大學電子與信息工程學院碩士研究生，研究領(lǐng)域為跳頻通信等。
朱世華 男，西安交通大學電子與信息工程學院院長、教授、博士生導(dǎo)師，陜西省通信學會副理事長，研究領(lǐng)域為移動通信、數(shù)字傳輸和通信網(wǎng)等。
王霞 女，西安交通大學電子與信息工程學院博士研究生，研究領(lǐng)域為蜂窩移動通信和跳頻通信等。
----《西部通信》
