利用DDS實現(xiàn)CDMA/FH擴頻----劉彤

利用DDS實現(xiàn)CDMA/FH擴頻----劉彤

摘要  本文闡述了跳頻擴頻的基本原理，進而提出了一種利用直接數(shù)字頻率合成（DDS）
      實現(xiàn) CDMA／FH的方法，最后給出了實驗電路及測試結果
關鍵詞  擴頻  碼分多址  跳頻  直接數(shù)字  頻率合成  數(shù)模變換
    在移動通信等視距微波數(shù)據無線通信中，多徑衰落非常嚴重，深度衰落會引起遠距
離通信的突發(fā)錯誤。為了減緩其有害影響，人們提出一種擴頻調制解調技術，它的主要
特點是：發(fā)送信號時所占用的頻帶比發(fā)送數(shù)字信息時所需的最小頻帶大得多。因此基本
上可以解決脈沖噪聲阻塞和低探測概率兩個重要的通信問題。
    擴頻有直接序列碼分多址（CDMA／DS）和跳頻碼分多址（CDMA／FH）兩種方法。
1  CDMA／FH技術
    所謂跳頻，就是發(fā)端在擴頻碼（PN碼）的控制下，周期性地改變傳輸信號的載波頻
率；在收端，有一與發(fā)端同步跳動的本地振蕩源，接收信號與本地振蕩信號混合則可恢
復發(fā)端所傳輸?shù)男盘枺ń馓�）�?br />    目前，跳頻系統(tǒng)常見的數(shù)據調制方式是MFSK。如圖1所示，二進制數(shù)據經串／并變
換，送到數(shù)據調制器進行MFSK調制，產生M個小間隔的頻偏，再與本地跳頻頻率合成
器產生的跳頻信號相乘，將頻譜搬移到載波頻率上。其中跳頻頻率合成器受PN碼的控
制，產生大頻率間隔跳動的載波頻率。
    接收機有一個與發(fā)射機同步跳動的跳頻頻率合成器，其輸出頻率信號與接收信號相
乘，將接收信號頻譜從載波頻率恢復（解跳），從而得到M級FSK信號，再送到數(shù)據解調
器進行解調，并通過并／串變換，轉為二進制數(shù)據。
    要實現(xiàn)發(fā)端與收端同步跳動，收端必須要有與發(fā)端相同的擴頻碼，換句話說，只有
具有相同擴頻碼的接收端，才能正確地解跳發(fā)端的信號。從這一角度來講，可將擴頻碼
看作地址碼，只有當?shù)刂反a相同時，發(fā)端與收端才能進行通信，故稱為碼分多址（CDMA
）。
    假定每過Tc秒，跳頻頻率合成器就將數(shù)據調制器的輸出轉換到另一個載波頻率上，
而每過Ts秒，數(shù)據調制器則在該載波頻率的基礎上，產生小間隔的頻偏。當Tc＜Ts或跳
頻速率高于1000跳／秒時，F(xiàn)H系統(tǒng)稱作快速跳頻系統(tǒng)。
    如圖2所示，MFSK調制器可產生4個頻偏，即輸出4個頻率中的一個，每一頻率又被
劃分為2個片斷。每過一個片斷，MFSK調制器的輸出就跳到另一個不同的載波頻率（跳
頻帶）上。
    在快速跳頻系統(tǒng)中，跳頻帶在輸出每個符號時可以改變多次（圖中為2次），因此
在每個傳輸?shù)男盘柹隙伎煽吹筋l率分集增益。
2  快速跳頻的具體實現(xiàn)——直接數(shù)字頻率合成
    直接數(shù)字頻率合成器（DDS）具有一系列優(yōu)良性能：可獲得精細分辨率、頻率轉換
速度快（僅限于器件的響應速度）和轉換頻率時相位連續(xù)等，因此可用DDS來實現(xiàn)快速
跳頻。
2.1  DDS內部結構和工作原理
    圖3是雙直接數(shù)字頻率合成器框圖，內部由兩個互相獨立的DDS組成。兩個DDS共用
同一個接口，微處理器可以通過這個接口對其進行控制。每個DDS都有兩個相位增量寄
存器（PIR A和PIR B），用來存放相位增量值。在外部信號EXT MUX的控制下，相位累
加器從PIR A和PIR B中選取一個輸出，并將所選取的32位相位增量值和累加器本身的相
位值相加，所得相位總和作為累加器本身的新相位值儲存起來，并為下一次累加做準
備。每過一個系統(tǒng)周期，相位累加器便進行一次累加，所得到的相位總和中只有16位高
位部分作為有效相位部分，送往正弦查尋功能器進行查尋，并產生12位數(shù)字化正弦波輸
出值。最后，這12位數(shù)值再送到數(shù)模變換器（DAC）和低通濾波器(LPF），得到正弦波
輸出，如圖4所示。
2.2  實現(xiàn)方法
    1．數(shù)字部分
    （1）相位增量值的輸入
    如果要使DDS輸出某一頻率F0，相位增量寄存器中必須存放有與這一頻率相對應的
相位增量值。設系統(tǒng)的時鐘頻率為Fs，則它們的換算關系為：F0=Fs·非／2k。
    其中，K是相位增量的位數(shù)，在這里K＝32。由該式可見，當系統(tǒng)時鐘頻率FS選定后，
與所要產生的頻率F相對應的相位增量非可以經計算得出。例如，當Fs=30MHz，7.5MHz）
（2的32次方）／30MHz=2的30次方＝ 40 000 000（H）也就是說，將32位二進制數(shù)值非
寫入相位增量寄存器（PIR）后，便可產生與該非對應的頻率7.5MHz。
    由于PIR是32位寄存器，對應于4個地址，每個地址可存放8位。只要使用微處理器的
寫操作，便可完成上述PIR賦值任務。
    （2）置位與觸發(fā)
    加電后，相位累加器中的相位值是隨機的，必須對其進行置位操作，通過置位寄存
器可以完成這一任務。在置位寄存器中寫入任意值，當下一個跳頻時鐘觸發(fā)時，累加器
便置零。如果不使用跳頻時鐘，跳頻時鐘寄存器也可通過寫入任意值來實現(xiàn)觸發(fā)功能。
    由此可見，要使DDS輸出所需要的頻率，首先應向相位增量寄存器輸入與所需頻率對
應的相位值（32位），然后通過向相位增量寄存器中寫入任意值來觸發(fā)，或者直接利用
跳頻時鐘的上升沿來觸發(fā)該頻率的產生。
    2．模擬部分
    由于DDS輸出的是12位數(shù)字化正弦波，所以必須經過數(shù)模轉換，才可得到模擬正弦波。
在該正弦波中，有許多諧波分量，頻譜雜散很高，因此必須使用低通濾波器將這些雜散
分量濾除。
    （1）數(shù)模轉換（DAC）
    從理論上講，數(shù)模轉換器輸入位數(shù)越多，輸出的波形也就越純正，所以應采用12位的
數(shù)模轉換器，以便充分利用DDS輸出的12位數(shù)值。
    這里采用了AD公司的AD9721雙列直插芯片。該芯片的取樣速率為100MS／S，可接收10
位的TTL電子輸入值。這些電平輸入值在時鐘上升沿到來之際，送到電流切換網，轉換成
與之在數(shù)值上相對應的兩個形式上互補的電流Iout和Iout’，通過阻性負載，這兩個電流
可換算成電壓，從而完成數(shù)模轉換。
    （2）低通濾波器
    由于DDS輸出的諧波分量較豐富，再加上數(shù)模轉換器的非線性等因素，致使DDS輸出的
雜散很高，這就需要使用低通濾波器將這些雜散濾除。
    一般情況下，濾波器分為三種類型；最平坦型、切比雪夫（等波紋）型和橢圓（雙等
波紋）型。其中橢圓型濾波器不僅在通帶和阻帶內都具有均勻的衰減特性，而且其通帶與
阻帶之間的過渡帶曲線非常陡峭，可以濾除離通帶很近的雜波。
    圖5為派型低通橢圓濾波器的網絡結構，其輸人端由一個單電容開始，輸出瑞由一個
單電容結束，總臂數(shù)為（2M＋1）。如果給定通帶內最大衰減An、阻帶內最小衰減An和選
擇性因子k，則可確定濾波器的階數(shù)m它們之間的關系可用下式表示：
    通過通帶上限頻率fp和阻帶下限頻率fs，可以確定選擇性因子：k=fp／fs。
3  實驗電路和測試結果
    該頻率合成器的頻穩(wěn)度＜=0.5X10(負6），在偏離主頻1kHZ處，-80dBC／ HZ。雜散分
量最大值位于18MHZ處，約為-60dBC。跳頻速度約3000跳／秒（取決于單板機時鐘頻率）。
    總之，在數(shù)字衛(wèi)星通信、移動通信、跳頻抗干擾等領域，CDMA／FH有著廣闊的應用前
景。對此項技術的深入研究，必將會推動通信事業(yè)的發(fā)展，使之達到一個新的水平。