嵌入式測(cè)試方案及高速測(cè)試技術(shù)

　　前 言

　　目前，在許多應(yīng)用領(lǐng)域，例如處理器、移動(dòng)電話(huà)、調(diào)制解調(diào)器等產(chǎn)品，SOC技術(shù)已經(jīng)成為主要的研究方向。這類(lèi)SOC芯片整合了數(shù)字邏輯電路、模擬電路、內(nèi)存模塊以及知識(shí)產(chǎn)權(quán)(IP)核，甚至將微處理器、外圍接口、通信模塊皆能包括于一芯片中。SOC芯片的應(yīng)用，對(duì)于提升系統(tǒng)性能、減少系統(tǒng)能耗、降低系統(tǒng)的電磁干擾、提高系統(tǒng)的集成度都有很大的幫助，順應(yīng)了產(chǎn)品輕薄短小的趨勢(shì)。

　　安捷倫公司推出的93000 SOC測(cè)試系統(tǒng)，完全滿(mǎn)足業(yè)界需求，對(duì)于高速數(shù)字電路、嵌入式內(nèi)存、混合信號(hào)測(cè)試都提出了有效的解決方案。

　　嵌入式內(nèi)存測(cè)試

　　嵌入式內(nèi)存是SOC芯片不可或缺的組成部分，因此其測(cè)試以及分析的方法也就相當(dāng)重要。93000 SOC測(cè)試系統(tǒng)在內(nèi)存的測(cè)試上，無(wú)須額外的硬件，可直接將高速數(shù)字測(cè)試通道，作為內(nèi)存測(cè)試之用，以達(dá)到全速測(cè)試的目的，同時(shí)在運(yùn)行中切換邏輯與內(nèi)存測(cè)試，能有效提高產(chǎn)率，并進(jìn)一步作冗余分析和修補(bǔ)。

　　內(nèi)存測(cè)試與除錯(cuò)

　　首先，在93000提供的APG(算法圖碼發(fā)生器)軟件中，我們可以描述出待測(cè)的內(nèi)存大小，包含X和Y方向的地址數(shù)、I/O位數(shù)及其與實(shí)體地址的關(guān)系，即所謂的不規(guī)則圖碼。因?yàn)?3000 SOC系統(tǒng)的獨(dú)立通道架構(gòu)，在資源安排上，可任意使用1024 個(gè)測(cè)試通道，幾乎沒(méi)有I/O數(shù)的限制，也因此在DUT 板設(shè)計(jì)與引腳安排上更具有彈性。 當(dāng)待測(cè)對(duì)象有多個(gè)內(nèi)存塊，或者是對(duì)嵌入式內(nèi)存，只有部份引腳用于內(nèi)存測(cè)試時(shí)，利用APG中可定義多個(gè)測(cè)試端口的功能，可以指定不同的引腳至不同的測(cè)試端口。但是仍須定義存取的運(yùn)作，比如讀和寫(xiě)，以及這些運(yùn)作中是否需要多任務(wù)或流水線(xiàn)處理。

　　接著便需選擇測(cè)試圖碼，其目的在于利用一連串的讀寫(xiě)動(dòng)作重復(fù)測(cè)試內(nèi)存的每一個(gè)單元，不同的圖碼可檢測(cè)到不同的制程錯(cuò)誤，例如固定錯(cuò)誤、耦合錯(cuò)誤等。93000已將校驗(yàn)板、步進(jìn)6N等標(biāo)準(zhǔn)的內(nèi)存測(cè)試圖碼作成圖庫(kù)，使用者可直接選取，或者，根據(jù)待測(cè)物的特定需求，使用ASCII格式自行編輯圖碼。

　　內(nèi)存測(cè)試的圖碼需占用大量的向量?jī)?nèi)存，以12×12的256Mb SRAM做一次步進(jìn)6N為例，掃描所有的地址需要約10M的周期，這還不含其它功能測(cè)試的向量。如采用具有獨(dú)立通道架構(gòu)的93000測(cè)試系統(tǒng)，使用軟件式APG能大大壓縮系統(tǒng)內(nèi)存的占用量至原本的1/19,500，即約剩536周期。因此，在測(cè)試具有多功能的SOC芯片上，便不須擔(dān)心因?yàn)榧尤雰?nèi)存測(cè)試而需增加系統(tǒng)的內(nèi)存資源。

　　內(nèi)存模塊因其不同的電路架構(gòu)，而須特別的除錯(cuò)工具，以便觀(guān)察待測(cè)對(duì)象出問(wèn)題的地方是在哪里。93000專(zhuān)為內(nèi)存測(cè)試提供了位圖與錯(cuò)誤存儲(chǔ)二種除錯(cuò)工具，另外諸如狀態(tài)列表、示波器與時(shí)序圖亦可做為輔助使用。
冗余修補(bǔ)

　　隨著高容量?jī)?nèi)存出現(xiàn)，只要有故障便丟棄整塊內(nèi)存的方式變得不切實(shí)際，通常2Mb以上的SRAM/DRAM，可在模塊上增加多余的行或列，利用激光繞開(kāi)故障的點(diǎn)。至于有限的行或列是否足以修補(bǔ)故障，則須由測(cè)試系統(tǒng)判斷。

　　一般的內(nèi)存測(cè)試系統(tǒng)都有其判斷是否足以修補(bǔ)的算法，但很難說(shuō)是否為最佳化，尤其當(dāng)待測(cè)對(duì)象較簡(jiǎn)單時(shí)。93000提供的是一種動(dòng)態(tài)的冗余判斷，當(dāng)發(fā)現(xiàn)有故障點(diǎn)時(shí)，其地址與I/O資料會(huì)傳回利用C編輯的判斷程序處理。如果仍可以修補(bǔ)則繼續(xù)測(cè)試工作，反之，已知該芯片已無(wú)剩余的列或行可使用。當(dāng)發(fā)現(xiàn)還有故障的地址，表示已無(wú)法修補(bǔ)而必須丟棄時(shí)，其它的點(diǎn)就可跳過(guò)，直接測(cè)試另一個(gè)項(xiàng)目或跳至下一塊芯片，以節(jié)省測(cè)試時(shí)間。

　　高速測(cè)試的挑戰(zhàn)

　　對(duì)于高速數(shù)字電路的測(cè)試，93000 SOC系統(tǒng)同樣也具有完備的解決方案。目前，93000 SOC的P 系列產(chǎn)品具有600MHz、800MHz直至1GHz的測(cè)試能力，其N(xiāo)P系列產(chǎn)品，更具有高達(dá)10GHz的測(cè)試能力，充分滿(mǎn)足了高速CPU和網(wǎng)絡(luò)處理器的測(cè)試需求。但是，高速電路的測(cè)試不但要求測(cè)試系統(tǒng)的能力，也對(duì)整個(gè)測(cè)試環(huán)境提出了更高的要求。
一般而言，我們首先會(huì)面臨到傳輸線(xiàn)的問(wèn)題，傳輸線(xiàn)材質(zhì)的不同，其相對(duì)的電容特性及電感特性也不一樣。 在低速傳輸?shù)沫h(huán)境中，傳輸線(xiàn)本身的電容效應(yīng)，電感效應(yīng)對(duì)于傳輸?shù)男畔⒉恢劣谟刑�大的影響，但在高速傳輸�(shù)沫h(huán)境之下，電容效應(yīng)和電感效應(yīng)造成了傳輸信息的失真，無(wú)論在芯片內(nèi)部的數(shù)據(jù)傳輸或是在芯片外部的應(yīng)用方面，我們可以預(yù)見(jiàn)傳輸線(xiàn)本身的材質(zhì)及電器特性在高速環(huán)境下的重要性。

　　在芯片的測(cè)試環(huán)境中，包含了測(cè)試系統(tǒng)，配套設(shè)備如送片機(jī)/ 負(fù)載板 或是探頭/探頭卡及芯片本身等幾個(gè)主要因素。在整個(gè)測(cè)試過(guò)程中，測(cè)試系統(tǒng)送出相關(guān)的測(cè)試向量，通過(guò)負(fù)載板/探頭卡到芯片輸入端，然后接收由芯片輸出端送出的經(jīng)由芯片內(nèi)部邏輯運(yùn)算后的結(jié)果來(lái)判斷測(cè)試的正確性。這樣的的過(guò)程看似簡(jiǎn)單，但在高速的環(huán)境下，測(cè)試系統(tǒng)與配套設(shè)備間的接口或者配套設(shè)備與芯片間的接口，由于接觸點(diǎn)的吻合程度，或者彼此的電氣特性不同，會(huì)導(dǎo)致阻抗匹配的問(wèn)題。為使阻抗匹配,可以在各個(gè)接口之間利用匹配電路來(lái)補(bǔ)償接口兩側(cè)的阻抗特性，如果有一側(cè)為開(kāi)路端，則需要在端點(diǎn)加上終端電阻來(lái)避免信號(hào)的全反射。

　　在各種測(cè)試系統(tǒng)中，往返延時(shí)(RTD)是一項(xiàng)由于系統(tǒng)本身與芯片之間的連接而具有的一種特征，為了確保芯片能夠不受傳輸延時(shí)影響，系統(tǒng)本身可校驗(yàn)提前送信號(hào)到芯片輸入端，或者延遲比較由芯片輸出端傳回的信號(hào)來(lái)補(bǔ)償這樣的影響。 然而，這種現(xiàn)象若是發(fā)生在一個(gè)I/O 通道上，當(dāng)驅(qū)動(dòng)信號(hào)與比較信號(hào)發(fā)生的時(shí)間太靠近時(shí)，這種補(bǔ)償是沒(méi)有效用的，這種發(fā)生在傳輸線(xiàn)上信號(hào)沖突的情形稱(chēng)為總線(xiàn)爭(zhēng)用，在高速傳輸?shù)臏y(cè)試中，發(fā)生的機(jī)率較高。為了避免這種情形可由測(cè)試程序的圖碼和定時(shí)來(lái)考量，將驅(qū)動(dòng)傳送信號(hào)前的信號(hào)比較情形改為不予考慮或?qū)�兩者的時(shí)間設(shè)定分開(kāi)至少一個(gè)RTD的時(shí)間，在此同時(shí)最好能與芯片的設(shè)計(jì)者一起討論以確保錯(cuò)誤覆蓋率。

　　高速數(shù)字信號(hào)的測(cè)試所能容忍的誤差范圍相對(duì)較小，在測(cè)試條件、 測(cè)試環(huán)境的制定上更需全面考慮。對(duì)于負(fù)載板或探頭卡的材質(zhì)及其走線(xiàn)方式、 測(cè)試系統(tǒng)的精確度、系統(tǒng)本身的架構(gòu)或是芯片本身的電氣特性等，都必須在構(gòu)建相關(guān)的測(cè)試環(huán)境初期有完整的評(píng)估。