通信網(wǎng)banner.jpg)
摘要：本文介紹了7號(hào)信令采集終端的設(shè)計(jì)方法，該設(shè)計(jì)方法經(jīng)過(guò)了國(guó)家十五重大專項(xiàng)“7號(hào)信令網(wǎng)管理系統(tǒng)”項(xiàng)目測(cè)試能夠正常運(yùn)轉(zhuǎn)，為下一步進(jìn)行soc設(shè)計(jì)做好了充分準(zhǔn)備。該終端通過(guò)與傳輸網(wǎng)的連接向七號(hào)信令網(wǎng)管理系統(tǒng)提供可靠的信令數(shù)據(jù)來(lái)源。這個(gè)系統(tǒng)的硬件平臺(tái)是基于xilinx公司的大容量FPGA的。與以往同類產(chǎn)品不同的是這個(gè)系統(tǒng)的軟硬件部分集中在一塊fpga中，并且有很強(qiáng)的處理數(shù)據(jù)的能力。經(jīng)過(guò)測(cè)試，該設(shè)計(jì)方案的性能優(yōu)于現(xiàn)有同類型的7號(hào)信令采集產(chǎn)品。
1 引言
七號(hào)信令網(wǎng)是電信網(wǎng)的三大支撐網(wǎng)之一,是電信網(wǎng)的重要組成部分。目前，我國(guó)已經(jīng)建 立了由高級(jí)信令轉(zhuǎn)接點(diǎn)（HSTP）、低級(jí)信令轉(zhuǎn)接點(diǎn)（LSTP）和大量的信令點(diǎn)（SP）組成的 三級(jí)七號(hào)信令網(wǎng)，使得七號(hào)信令網(wǎng)真正成為電信網(wǎng)的神經(jīng)網(wǎng)和支撐網(wǎng)。因此，七號(hào)信令網(wǎng)的 運(yùn)行質(zhì)量直接影響到電信網(wǎng)及其各種業(yè)務(wù)網(wǎng)的運(yùn)行穩(wěn)定性和實(shí)際效益。為了保證七號(hào)信令網(wǎng) 的正常高效運(yùn)行，七號(hào)信令集中監(jiān)測(cè)系統(tǒng)作為對(duì)七號(hào)信令網(wǎng)進(jìn)行集中監(jiān)測(cè)和管理的工具就顯 得格外重要。它根據(jù)采集到的七號(hào)MTP 二層鏈路消息和三層網(wǎng)絡(luò)管理消息判別信令鏈路當(dāng) 前狀態(tài)（正常、擁塞、故障）并綜合得出信令網(wǎng)運(yùn)行狀態(tài)拓樸圖,而本文主要介紹的是使用 FPGA 片上系統(tǒng)設(shè)計(jì)一個(gè)實(shí)現(xiàn)采集信令消息的采集終端。
2 系統(tǒng)結(jié)構(gòu)
七號(hào)信令網(wǎng)監(jiān)測(cè)管理系統(tǒng)由信令監(jiān)測(cè)和維護(hù)管理兩大部分組成，兩部分邏輯功能獨(dú)立， 但物理上一般采取統(tǒng)一平臺(tái)方式。信令監(jiān)測(cè)子系統(tǒng)提供七號(hào)信令網(wǎng)運(yùn)行狀態(tài)監(jiān)視和信令數(shù)據(jù) 的采集、測(cè)試、分析處理功能。
圖1 系統(tǒng)體系結(jié)構(gòu)
2.1 終端的基本需求
采集終端負(fù)責(zé)七號(hào)信令數(shù)據(jù)的實(shí)時(shí)采集，它通過(guò)高阻隔離頭將工作的七號(hào)鏈路信號(hào)采集 后，通過(guò)E1 輸入輸出板放大，由七號(hào)信令處理板上的PMC4354 接收，送入MPC680 處理 機(jī)進(jìn)行分析處理，然后由采集終端通過(guò)100M 以太網(wǎng)接入七號(hào)監(jiān)測(cè)管理服務(wù)器。
圖2 信令鏈路高阻跨接采集方式
采集終端由 MPC860、E1 接口電路、數(shù)據(jù)采集電路、以太網(wǎng)接口設(shè)備等硬件部分和七號(hào)信令MTP 二、三層協(xié)議軟件組成。
圖 3 采集終端功能框圖
采集終端的具體設(shè)計(jì)由E1 輸入輸出板、七號(hào)信令處理板、電源板等組成， 采集終端采用19 英寸的CPCI 結(jié)構(gòu)，七號(hào)信令處理板前插入機(jī)框，E1 輸入輸出板后插 入機(jī)框，采集終端所需的同軸電纜插座，100M 以太網(wǎng)RJ45 插座，RS232 串口插座，防雷保 護(hù)、終端自測(cè)電路全部在E1 輸入輸出板。
七號(hào)信令處理板分為以下幾個(gè)部分：主處理器MPC860（FPGA 內(nèi)嵌），HDLC 控制器，E1 接口模塊PMC4354，系統(tǒng)邏輯交換控制單元FPGA 和電源模塊，四片PMC4354 實(shí)現(xiàn)16 個(gè) E1 的接收及發(fā)送，1 個(gè)512K 的BOOTFLASK，1 個(gè)4M 的程序FLASH，2 片HY57V281620 組成32 位16M 字節(jié)的SDRAM，2 個(gè)100M 的以太網(wǎng)接口。
3 FPGA 處理模塊
3.1 FPGA 硬件部分
圖4 FPGA 內(nèi)部設(shè)計(jì)邏輯流程圖
