banner.jpg)
相關(guān)專題：
一、串行數(shù)據(jù)系統(tǒng)的基本知識
隨著串行數(shù)據(jù)速率的不斷提升，串行數(shù)據(jù)系統(tǒng)的傳輸結(jié)構(gòu)也不斷的發(fā)生著變化以適應(yīng)高速傳輸?shù)囊螅?/p>
下圖1所示為不同的數(shù)據(jù)速率所對應(yīng)的系統(tǒng)傳輸結(jié)構(gòu)：
從左到右依次為全局時鐘系統(tǒng)結(jié)構(gòu)、源同步時鐘系統(tǒng)結(jié)構(gòu)、嵌入式時鐘系統(tǒng)結(jié)構(gòu)，隨著數(shù)據(jù)速率的進一步提升，還有可能出現(xiàn)其它多種結(jié)構(gòu)，如下圖2的前向時鐘系統(tǒng)結(jié)構(gòu)，在10Gbps以上的串行數(shù)據(jù)傳輸系統(tǒng)中很可能會使用這種傳輸結(jié)構(gòu)
圖1不同數(shù)據(jù)速率下對應(yīng)的系統(tǒng)傳輸結(jié)構(gòu)
圖2前向時鐘系統(tǒng)結(jié)構(gòu)（ForwardedClockSystem）
從上圖1中可以看出：
1、典型串行數(shù)據(jù)傳輸系統(tǒng)主要構(gòu)成因素包括：發(fā)送端TX，接收端RX，時鐘信號及其傳輸通道，數(shù)據(jù)信號及其傳輸通道
2、隨著數(shù)據(jù)速率的提升，串行數(shù)據(jù)系統(tǒng)傳輸結(jié)構(gòu)發(fā)生的變化主要集中在時鐘信號及其傳輸通道的變化，在當前新一代的串行數(shù)據(jù)系統(tǒng)中，如PCIExpress(I，II)，SATA(I，II)等，已經(jīng)沒有了專門的時鐘信號傳輸通道，而是將時鐘信號嵌入到了數(shù)據(jù)中進行傳輸，因此需要在接收端能有效的將時鐘恢復(fù)出來
那么為何數(shù)據(jù)速率的提升需要改變時鐘信號及其傳輸結(jié)構(gòu)呢？了解下接收端芯片的基本工作原理會有助于我們理解這些變化。
通信系統(tǒng)的實質(zhì)是通過一段介質(zhì)發(fā)送或者接收數(shù)據(jù)。發(fā)送端TX發(fā)出不同編碼形式的高速串行數(shù)據(jù)，經(jīng)過一段鏈路傳輸后到達接收端RX，串行數(shù)據(jù)在傳輸過程中會受到各種各樣的干擾，引起數(shù)據(jù)的抖動，串行數(shù)據(jù)系統(tǒng)工作的目的就是要盡可能的減少這些干擾的影響使得接收端能準確無誤的恢復(fù)出發(fā)送端發(fā)送過來的數(shù)據(jù)。如下圖3所示，
圖3串行數(shù)據(jù)系統(tǒng)中接收端接收數(shù)據(jù)的圖示
由于接收端（一般是由D觸發(fā)器構(gòu)成）需要使用時鐘采樣來完成同步接收數(shù)據(jù)，因此時鐘信號和數(shù)據(jù)信號之間的同步關(guān)系是非常重要的，即必須要滿足一定的建立時間和保持時間。因此串行數(shù)據(jù)時鐘系統(tǒng)結(jié)構(gòu)的變化最根本上是為了滿足時鐘與數(shù)據(jù)之間的時序關(guān)系，以便接收端能正確的接收到信號。
接收端D觸發(fā)器的工作原理
圖4D觸發(fā)器的基本功能
D觸發(fā)器觸發(fā)直流電平示例（時鐘上升沿觸發(fā)）：
圖5D觸發(fā)器接收無翻轉(zhuǎn)電平信號
可見，當輸入觸發(fā)器的電平?jīng)]有翻轉(zhuǎn)時，觸發(fā)器能穩(wěn)定的恢復(fù)出輸入信號。
D觸發(fā)器觸發(fā)觸發(fā)脈沖信號示例（時鐘上升沿觸發(fā)）：
圖6D觸發(fā)器接收翻轉(zhuǎn)的電平信號
作者：美國力科公司上海代表處 胡為東 來源：EDN China
