一種基于DDS+PLL的Chirp-UWB信號(hào)產(chǎn)生方案

0 引 言

同傳統(tǒng)的脈沖超寬帶(IR-UWB)相比，線性調(diào)頻超寬度(Chirp-UwB)以其發(fā)射效率高，頻帶選擇靈活，抗多徑能力強(qiáng)，容易實(shí)現(xiàn)模擬匹配檢測(cè)等突出優(yōu)點(diǎn)，已逐漸成為超寬帶技術(shù)領(lǐng)域的研究熱點(diǎn)。

然而，對(duì)于寬帶Chirp-UWB信號(hào)的產(chǎn)生一直是個(gè)難題。利用直接數(shù)字合成(DDS)產(chǎn)生可以獲得高線性度、高穩(wěn)定性的信號(hào)波形，但是由于模數(shù)轉(zhuǎn)換器(DAC)速度的限制以及輸出幅度受SINC衰落的影響，其輸出信號(hào)帶寬一般最高為100～200 MHz。利用模擬鎖相環(huán)(PLL)雖可以產(chǎn)生很寬的帶寬，可是受PLL自身惰性環(huán)節(jié)的影響，調(diào)頻時(shí)間慢，轉(zhuǎn)換速率低，且因其受鎖相精度及壓控振蕩器(VCO)電調(diào)線性度的影響，還需要進(jìn)行非線性補(bǔ)償，這使電路趨于復(fù)雜。本文提出一種基于DDS+PLL的Chirp-UWB信號(hào)產(chǎn)生方案。該方案把頻率穩(wěn)定度好，輸出頻率分辨率高，頻率轉(zhuǎn)換速度快，相位噪聲低的DDS與模擬PLL結(jié)合，取長(zhǎng)補(bǔ)短，可以獲得高頻率分辨率、快的信號(hào)建立時(shí)間、低相位噪聲和寬輸出頻率范圍的高質(zhì)量Chirp-UWB信號(hào)。

1 系統(tǒng)結(jié)構(gòu)

DDS結(jié)合PLL產(chǎn)生Chirp-UWB信號(hào)的系統(tǒng)結(jié)構(gòu)如圖1所示。

本方案由DDS產(chǎn)生的窄帶Chirp信號(hào)作為PLL的參考信號(hào)。VCO產(chǎn)生的高頻振蕩經(jīng)N分頻后，在鑒相器(PD)中與DDS產(chǎn)生的窄帶線性調(diào)頻信號(hào)進(jìn)行相位比較。系統(tǒng)穩(wěn)定后，VCO產(chǎn)生的高頻振蕩經(jīng)N分頻后，其信號(hào)與DDS產(chǎn)生的窄帶chirp信號(hào)的掃頻線性度和頻率穩(wěn)定度一致。在這個(gè)方案中，PLL實(shí)際起到了倍頻的作用，即將DDS輸出的高線性調(diào)頻信號(hào)進(jìn)行了N倍的倍頻。由于DDS輸出頻率和帶寬可以編程控制，這種方式產(chǎn)生的Chirp-UWB帶寬是可控的，在設(shè)計(jì)上具有很大的靈活性。

2 系統(tǒng)設(shè)計(jì)與仿真

本系統(tǒng)主要由參考信號(hào)發(fā)生電路，鎖相環(huán)電路兩部分組成。對(duì)于鎖相環(huán)電路，射頻仿真軟件ADS提供有專門的元件庫(kù)(System-PLL components)，可以利用其中的元件快速建立鎖相環(huán)的電路模型。然而，基于DDS產(chǎn)生的參考信號(hào)則由鋸齒波控制線性VCO來(lái)實(shí)現(xiàn)，只要合理設(shè)置參數(shù)，這種等效并不會(huì)影響系統(tǒng)性能。下面對(duì)電路的各部分的設(shè)計(jì)進(jìn)行分析。

2．1 參考信號(hào)產(chǎn)生

參考信號(hào)的產(chǎn)生可通過(guò)數(shù)字正交上變頻芯片AD9857實(shí)現(xiàn)，中心頻率設(shè)為100 MHz，Chirp信號(hào)的帶寬設(shè)為7 MHz。利用ADS仿真時(shí)由鋸齒波控制線性VCO，即可產(chǎn)生一個(gè)窄帶Chirp信號(hào)作為鎖相環(huán)的輸入?yún)⒖夹盘?hào)。

2．2 鑒相器和分頻器

通常鎖相環(huán)芯片都同時(shí)集成鑒相器和分頻器，如ADI公司的ADF4106。該芯片鑒相器采用電荷泵輸出的鑒相器。圖2為一個(gè)電荷泵輸出鑒相器的原理圖。

這種鑒相器由兩個(gè)D觸發(fā)器、一個(gè)與門和兩個(gè)電流源構(gòu)成，不僅可以鑒相，也可以鑒頻，同時(shí)由于它采用電流源輸出，克服了電壓輸出型鑒頻鑒相器增益變化的不足。該鑒相器的輸出電流與相位誤差關(guān)系為iout=Kdθe／Rb，其中：Rb為鑒相器電壓電流轉(zhuǎn)換器固有的跨阻。分頻器的作用是將VCO產(chǎn)生的輸出信號(hào)頻率除以N，然后輸入鑒相器與參考信號(hào)進(jìn)行比較。仿真時(shí)，直接采用ADS提供的元件Divide by N來(lái)實(shí)現(xiàn)，設(shè)其分頻比N=70。

2．3 低通濾波器

環(huán)路濾波器的設(shè)計(jì)是鎖相環(huán)設(shè)計(jì)的關(guān)鍵。本設(shè)計(jì)中需要跟蹤一個(gè)頻率斜升信號(hào)。根據(jù)鎖相原理，要跟蹤此類信號(hào)，必須二型以上環(huán)路。本設(shè)計(jì)中環(huán)路濾波器采用四階二型無(wú)源環(huán)路濾波器，由于電荷泵型鑒相器的輸出為電流，所以該環(huán)路等效于一個(gè)二階有源比例積分濾波器加兩級(jí)輔助濾波。輔助濾波用于濾除參考信號(hào)饋通。環(huán)路傳輸函數(shù)F(s)可以近似表示為：

根據(jù)鑒相頻率為100 MHz，這里選擇截止頻率ft為2 MHz。根據(jù)穩(wěn)定性原理，通常選擇為5～10倍ω3，ω5為3～8倍ω4，而ω1的選取則是保證環(huán)路幅頻響應(yīng)在ft處過(guò)零點(diǎn)。在ADS環(huán)境下，對(duì)模型中各元件大致設(shè)定一個(gè)初值及優(yōu)化區(qū)間，然后進(jìn)行優(yōu)化設(shè)計(jì)，即可得到各元件值。最終鎖相環(huán)開環(huán)響應(yīng)如圖3所示。

作者：高 沈 張 劍 康榮宗 劉洛琨 來(lái)源：現(xiàn)代電子技術(shù)