banner.jpg)
相關(guān)專題：
1引 言
數(shù)據(jù)采集作為獲取信息的手段，越來越多的應(yīng)用在各種工業(yè)系統(tǒng)中。目前數(shù)據(jù)采集系統(tǒng)多以PCI，ISA或。
EPP／ECP等完成數(shù)據(jù)的傳輸，這些方式開發(fā)調(diào)試比較困難，安裝不便，通用性和可移植性差；而且PC上的插槽數(shù)量、地址、中斷資源的有限導(dǎo)致這些方式的可擴展性差［1］。目前廣泛應(yīng)用的USB總線接口具有安裝方便、高帶寬、易于擴展等優(yōu)點，USB 2．O的傳輸速率可達到480 Mb／s，已逐漸成為現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢之一［2］。
2 EZ-USB FX2以及CY7C68013的特點
本文選擇C2ypress公司LISB接口芯片CY7C268013(56一pin)，該芯片屬于EZ-IJSB FX2系列。Cypress EZ-USBFX2是世界上第一款USB 2．O集成微控制器［3］。其在1個芯片上集成了USB收發(fā)器(USB Transceiver)，串行接口引擎(Serial Interface Engine，SIE)，CPU(增強型8051微控制器)和一個通用可編程GPIF接口(General ProgrammableInterface，GPIF)。集成的LISB收發(fā)器通過USB電纜的D+和D一線連接到主機，串行接口引擎(SIE)進行數(shù)據(jù)的編碼和解碼、完成錯誤校驗、位填充和其他USB需要的信號級任務(wù)。
最終，SIE傳輸來自或?qū)⒁竭_USB接口的數(shù)據(jù)。FX2的SIE可以在全速(12 Mb／s)和高速(480 Mb／s)兩種速率下運行。為了適應(yīng)USB 2．O增加的帶寬，F(xiàn)X2端點FIFO(First In FirstOut)和Slave FIFO(同外部邏輯或處理器連接的緩沖區(qū))組合在一起，這樣可以節(jié)省內(nèi)部數(shù)據(jù)之間的傳送所消耗的時間。CPU是具有快速的執(zhí)行時間和更多特點的增強型8051，他把內(nèi)部RAM用作程序和數(shù)據(jù)存儲。
CY7C68013有以下主要特征：
(1)軟件。8051從下載到內(nèi)部RAM的程序開始運行，這個特征允許固件程序通過主機下載到芯片內(nèi)部RAM中，從而方便了調(diào)試和固件的改寫。
(2)四個可編程。BULK／INTERRUPT／ISOCHRO一NOUS端點，可以是雙緩沖區(qū)，三緩沖區(qū)或者四緩沖區(qū)，這樣可以根據(jù)外部數(shù)據(jù)的速率調(diào)整緩沖區(qū)的寬度和深度，以適應(yīng)不同的需要。
(3)GPIF。允許直接連接到大多數(shù)并行接口：8位和16位；由可編程波形述符和配置寄存器來定義波形；支持多個Ready(RDY)輸入和Control(CTL)輸出。
(4)3．3 V。電壓供電，減小了控制器的功耗。
3數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計
本系統(tǒng)主要由模數(shù)部分、通信部分和電源轉(zhuǎn)換3個部分組成。整個數(shù)據(jù)采集系統(tǒng)完成對信號的采集、傳輸和存儲。圖1為本采集系統(tǒng)結(jié)構(gòu)框圖。
主要工作流程：經(jīng)過調(diào)理的模擬信號經(jīng)過模／數(shù)轉(zhuǎn)換器(ADC0804)轉(zhuǎn)換為數(shù)字信號；USB2．O控制器負責把ADC轉(zhuǎn)換后得到的數(shù)據(jù)讀取到其內(nèi)部FIFO緩沖區(qū)，由程序判斷ADC的轉(zhuǎn)換結(jié)束；中斷信號決定ADC上的數(shù)據(jù)是否有效。PC的用戶應(yīng)用程序發(fā)出接收數(shù)據(jù)的請求，并由設(shè)備發(fā)出相應(yīng)的響應(yīng)決定是否開始傳輸數(shù)據(jù)。當系統(tǒng)上電后，系統(tǒng)自動識別設(shè)備后加載驅(qū)動程序，USB控制器的固件程序通過USB電纜從主機自動下載到其內(nèi)部程序RAM中，并經(jīng)過列舉和重列舉后開始正常工作，計算機可以通過用戶軟件取得系統(tǒng)的各種配置信息。USB控制器以GPIF(通用可編程接口)Master模式控制數(shù)據(jù)采集和讀取，并通過CY7C68013 GPIF的"波形圖"控制ADC的采集和讀取數(shù)據(jù)的時序。
3．1 USB控制器外圍電路設(shè)計
USB控制器及其外圍電路組成了系統(tǒng)的數(shù)據(jù)讀取和傳輸模塊，這部分主要負責讀取和傳輸ADC轉(zhuǎn)換后的數(shù)據(jù)，并負責與PC機的通信，從而完成這個系統(tǒng)的功能。由于CY7C68013把多重功能都集成到一個片子上，所以外部電路顯得不是很復(fù)雜，與一般的電路比較，減少了電路復(fù)雜的外部數(shù)據(jù)線和信號線的連接，有利于提高整個系統(tǒng)的可靠性［4］。LISB控制器部分外圍電路原理圖如圖2所示。
CY7C68013用自己的片內(nèi)晶振電路和一個外部24 MHz晶振組成系統(tǒng)的時鐘電路。他有一個片內(nèi)鎖相環(huán)(PLL)電路，利用PLL可以把24 MHz振蕩器頻率倍頻至480 MHz供收發(fā)器使用。內(nèi)部計數(shù)器把24 MHz的頻率分頻為內(nèi)部8051需要的默認的12 MHz的時鐘頻率。XTALIN和XTALOUT分別為晶振的輸入和輸出引腳，分別與晶振相連，同時，晶振的兩個引腳分別通過一個20～33 pF的負載電容接地。DMINUS和DPLUS為USB的D+，D一信號線，分別和LISB連接器的相應(yīng)引腳相接。LJSB連接器上的VBUS和GND為總線電源線，整個系統(tǒng)的所需要的各種電壓都是通過該電源轉(zhuǎn)換而得到。SCL和SDA分別為I2C總線的時鐘線和數(shù)據(jù)線，在本設(shè)計中，系統(tǒng)的固件程序采取從主機下載的方法。因此，這里無需連接外部E2PROM，這兩個引腳要分別通過一個2．2 Ω的電阻連接到電源引腳VCC上。RESERVED引腳為芯片的保留引腳，通過一個2．2 Ω接地。
RESET引腳為芯片的復(fù)位引腳。該引腳有一個滯后作用并且低電平有效。因為內(nèi)部鎖相環(huán)在VCC升至3．3 V后大約200 μs保持穩(wěn)定，所以，RESET引腳所連接的外部RC網(wǎng)絡(luò)要取適當?shù)闹祦頋M足這個需要，典型的取值為：R-100 kΩ，C=0．1μF。wAKEUP為喚醒引腳，在805l和芯片的其他部分為低功耗狀態(tài)時，USB系統(tǒng)掛起，PLL和晶振停止工作，當外部邏輯觸發(fā)wAKEUP，晶振重新工作之后，PLL趨于穩(wěn)定，同時，8051也會收到一個喚醒中斷。RDY0，CTLO，CTL1引腳分別和對應(yīng)ADC及其外圍電路的接口相連，F(xiàn)D[15：0]分別和ADC的對應(yīng)數(shù)據(jù)線連接。
3．2 A／D采樣通道設(shè)計
本文采用的是CY7C68013的GPIF工作模式，因此直接利用了GPIF的16位并行接口，這樣每次可以按字(2個8位)讀取數(shù)據(jù)�？紤]到ADC0804的廉價，并且省去了連接多路選擇器和其相關(guān)的控制接口電路等因素，提高系統(tǒng)的可靠性，利用2片AI)C0804同時與GPIF接口相連接，避免了利用多路開關(guān)時的所需的轉(zhuǎn)換時間m56,在程序部分，也省去了選擇模擬信號通道部分。
來源：維庫開發(fā)網(wǎng)
