banner.jpg)
相關(guān)專題：
0 引 言
在現(xiàn)代雷達數(shù)據(jù)處理系統(tǒng)和其他應用系統(tǒng)中，傳統(tǒng)的ISA、EISA等總線已逐漸無法適應高速數(shù)據(jù)傳輸?shù)囊蟆６鳳CI局部總線以其高性能、低成本、使用方便和適應性等優(yōu)點成為大多數(shù)系統(tǒng)的主流總線。其中常用的33 MHz、32位的PCI總線尖峰傳輸速率為132 MB／s。PCI總線接口相對其他總線接口來說是比較復雜的，它有著嚴格的同步時序要求，且為了實現(xiàn)即插即用和自動配置，PCI總線的配置空間有許多配置寄存器需要設置。本文在簡要介紹PCI總線及其特點的基礎(chǔ)上，介紹了如何利用FPGA設計PCI總線的接口電路，并給出了設計PCI總線接口時應注意的一些問題。
1 PCI總線與數(shù)據(jù)傳輸規(guī)范
PCI總線信號可劃分為如圖1所示的幾種類型。其中64位總線擴展信號、資源鎖存信號和邊界掃描信號是可選的。
PCI總線上的數(shù)據(jù)傳送是基于猝發(fā)傳送的機制，一個猝發(fā)傳送包括一個地址相和一個或多個數(shù)據(jù)相�；镜腜CI傳輸由FRAME#、IRDY#和TRDY#信號控制。當數(shù)據(jù)有效時，數(shù)據(jù)資源需要無條件設置xRDY#信號(寫操作為IRDY#，讀操作為TRDY#)。接收方可在適當時間發(fā)出它的xRDY#信號。FRAME#信號有效后的第一個時鐘上升沿是地址周期的開始，此時傳送地址信息和總線命令。下一個時鐘上升沿開始一個(或多個)數(shù)據(jù)周期，當IRDY#和TRDY#同時有效時，數(shù)據(jù)在主、從設備之間傳送。在此期間，可由主設備或從設備分別利用IRDY#和TRDY#的無效而插入等待周期。PCI總線傳輸包含讀、寫和中止3個內(nèi)容，圖2和圖3所示的時序圖顯示了PCI總線讀、寫操作的傳輸過程。
2 設計考慮及芯片選擇
目前PCI接口主要有2種實現(xiàn)方式：使用專用接口芯片和采用可編程器件。專用芯片如PLX公司的9050等，專用芯片可以實現(xiàn)完整的PCI主控模塊和目標模塊接口功能，將復雜的PCI總線接口轉(zhuǎn)換為相對簡單的用戶接口。缺點是缺少靈活性，用戶可能只用到了部分的PCI接口功能，造成了一定的邏輯資源浪費。采用FPGA的優(yōu)點在于其靈活的可編程性，首先PCI接口可以依據(jù)插卡功能進行最優(yōu)化設計，而不必實現(xiàn)所有的PCI功能，可以節(jié)約系統(tǒng)的邏輯資源。其次可以將PCI插卡上的其他用戶邏輯與PCI接口邏輯集成在一個芯片上，實現(xiàn)緊湊設計。再者當系統(tǒng)升級時，只需對可編程器件重新進行邏輯設計，而無需更新PCB版圖。
PCI總線是同步總線，時序要求比較嚴格，比如：Tval最大為11 ns，Tprop最大為10 ns，Tsu最小為7 ns，Th為0 ns，此外，PCI總線接口還需要一定數(shù)量的宏單元和I／0引腳。在本設計中，為了同時實現(xiàn)光纖數(shù)據(jù)傳輸?shù)绕渌倪壿嫻δ埽x用了ALTERA公司StratixIIGX系列中型號為EP2SGX90EF1152的一款FPGA芯片。該芯片主要性能如下：片內(nèi)90 960個邏輯單元；4．5 Mb的RAM資源；支持12路高速串行收發(fā)器通道，每路傳輸速率高達6．375 Gb／s；接口電平支持：LVTTL、LVDS、LVPECL。3．3－V PCI等眾多I／O標準。EP2SGX系列芯片內(nèi)部有專門支持PCI電氣特性的區(qū)域(Bank)，非常適合于PCI接口的開發(fā)。
來源：維庫開發(fā)網(wǎng)
