基于ARM和FPGA的微加速度計數(shù)據(jù)采集系統(tǒng)設(shè)計

摘要：基于常用的MEMS慣性器件微型加速度計，介紹一種采用ARM和FPGA架構(gòu)來采集加速度數(shù)值的設(shè)計方案，微加速度計的模擬輸出信號經(jīng)A／D芯片轉(zhuǎn)換后由FPGA進(jìn)行處理和緩存，然后ARM接收FPGA的輸出數(shù)據(jù)并對數(shù)據(jù)進(jìn)行顯示和存儲．對如何用FPGA實現(xiàn)該數(shù)據(jù)采集系統(tǒng)的傳輸控制和數(shù)據(jù)緩存，以及FPGA與A／D轉(zhuǎn)換芯片和ARM的接口設(shè)計給出了說明，實現(xiàn)了加速度數(shù)值的采集、傳輸、顯示和存儲，該方法配置靈活、通用性強(qiáng)，可以較好地移植到相關(guān)器件的數(shù)據(jù)采集系統(tǒng)中。

關(guān)鍵詞：數(shù)據(jù)采集；微加速度計；FPGA；ARM；TLC0820

0 引言

加速度計是一種應(yīng)用十分廣泛的慣性傳感器，它可以用來測量運動系統(tǒng)的加速度。目前的加速度計大多采用微機(jī)電技術(shù)(MEMS)進(jìn)行設(shè)計和制造的微型加速度計，由于采用了微機(jī)電技術(shù)，其設(shè)計尺寸大大縮小，一個MEMS加速度計只有指甲蓋的一小部分，MEMS加速度計具有體積小、重量輕、能耗低等優(yōu)點。

隨著微加速度計的應(yīng)用越來越廣泛，對于微加速度計的數(shù)據(jù)信號采集和存儲變得極為重要。傳統(tǒng)的數(shù)據(jù)采集方法多數(shù)是用單片機(jī)完成的，其編程簡單、控制靈活，但缺點是控制周期長、速度慢，特別是對高速轉(zhuǎn)換的數(shù)據(jù)來說，單片機(jī)的慢速度極大地限制了數(shù)據(jù)傳輸速度。而FPGA(現(xiàn)場可編程門陣列)具有單片機(jī)無法比擬的優(yōu)勢。FPGA時鐘頻率高，內(nèi)部延時小，全部控制邏輯由硬件完成，速度快、效率高，適于大數(shù)據(jù)量的高速傳輸控制。在高速數(shù)據(jù)采集方面，F(xiàn)PGA有單片機(jī)無法比擬的優(yōu)勢，然而單片機(jī)的接口豐富，數(shù)據(jù)處理能力強(qiáng)，便于完成數(shù)據(jù)的顯示和存儲等操作。

綜合單片機(jī)與FPGA的優(yōu)點，這里介紹一種基于ARM和FPGA的微加速度計數(shù)據(jù)采集存儲系統(tǒng)，結(jié)合MXR6150G／M加速度計傳感器和TLC0820-A／D轉(zhuǎn)換芯片，提供了一種配置靈活、通用性強(qiáng)的數(shù)據(jù)采集方案。

1 系統(tǒng)整體設(shè)計方案

圖1是數(shù)據(jù)采集系統(tǒng)的總體結(jié)構(gòu)框圖，該系統(tǒng)主要由雙軸加速度計、A／D轉(zhuǎn)換器、FPGA和ARM處理器四大部分組成。雙軸加速度計輸出兩路模擬信號，分別代表z軸與y軸的加速度值，通過A／D轉(zhuǎn)換芯片把輸入的兩路模擬信號轉(zhuǎn)換為8位的數(shù)字信號，F(xiàn)PGA接收來自A／D轉(zhuǎn)換芯片的數(shù)字信號，并對數(shù)字信號進(jìn)行處理，處理后的數(shù)據(jù)經(jīng)過FPGA中的FIFO存儲器緩存后由ARM處理器采取中斷方式接收采集，采集到的數(shù)據(jù)可以通過串口通信在PC機(jī)上實時顯示，也可以通過IDE接口存儲到大容量硬盤。

2 系統(tǒng)硬件設(shè)計與實現(xiàn)

2．1 MXR6150G／M加速度計傳感器

MXR6150G／M是無錫美新半導(dǎo)體公司生產(chǎn)的雙軸加速度計傳感器，它采用標(biāo)準(zhǔn)的亞微米CMOS工藝制造，可以測量從-5g～+5g(g為重力加速度)范圍內(nèi)的加速度信號，該加速度計是利用兩路模擬電壓反映加速度值的大小，當(dāng)加速度計靜止，加速度值為0時輸出電壓為1．50 V，電壓輸出靈敏度為150 mV／g。圖2為此加速度計的外觀頂視圖，表1為加速度計的引腳描述，其中引腳7和引腳6分別輸出x軸和y軸的加速度分量。實際加速度的值需要將x軸與y軸加速度的值進(jìn)行合成得到，這可利用FPGA的并行計算處理來完成。

作者：秦 奎，張衛(wèi)平，陳文元 上海交通大學(xué) 來源：現(xiàn)代電子技術(shù)