PCI總線智能GJB289A仿真卡設(shè)計(jì)

摘要：在某虛擬仿真實(shí)驗(yàn)平臺(tái)系統(tǒng)中，需要收發(fā)批量GJB289A總線數(shù)據(jù)，并且按不同算法對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理。為此，設(shè)計(jì)了PCI總線智能 GJB289A仿真卡。采用FPGA實(shí)現(xiàn)GJB289A接口邏輯，設(shè)計(jì)了GJB289A總線模擬收發(fā)器，替換了國(guó)外芯片，降低了系統(tǒng)成本。采用DSP的 PCI接口在線加栽程序的方式，在線更新數(shù)據(jù)處理算法，并按照相應(yīng)算法對(duì)GJB289A總線數(shù)據(jù)進(jìn)行快速處理，提高了仿真系統(tǒng)的靈活性和實(shí)時(shí)性。目前，該仿真卡在虛擬仿真實(shí)驗(yàn)平臺(tái)系統(tǒng)中成功使用，工作穩(wěn)定。

關(guān)鍵詞：DSP；PCI；GJB289A；在線加載

虛擬仿真系統(tǒng)模擬GJB289A總線設(shè)備，需要收發(fā)大量的GJB289A總線數(shù)據(jù)。傳統(tǒng)的處理方式是通過(guò)GJB289A總線PCI通訊卡將接收到的數(shù)據(jù)傳輸?shù)缴衔粰C(jī)，由上位機(jī)程序?qū)��?shù)據(jù)進(jìn)行處理，然后上位機(jī)再將處理結(jié)果通過(guò)PCI卡傳輸?shù)紾JB289A總線上，這種方式影響虛擬仿真系統(tǒng)仿真效率，系統(tǒng)實(shí)時(shí)性不好。此外，傳統(tǒng)的GJB289A總線仿真卡處理器程序固定，不能滿足不同處理算法的需要。PCI總線智能GJB289A仿真卡實(shí)時(shí)處理GJB289A 總線數(shù)據(jù)，無(wú)需將數(shù)據(jù)轉(zhuǎn)移到上位機(jī)，提高數(shù)據(jù)處理速度，增強(qiáng)了系統(tǒng)實(shí)時(shí)性。用戶能夠根據(jù)需要，在線加載DSP程序，更新數(shù)據(jù)處理算法，以適應(yīng)不同處理算法的需要。增強(qiáng)了仿真卡的靈活性。

1 主要功能及指標(biāo)

PCI總線智能GJB289A仿真卡主要具備以下功能及指標(biāo)：

　 CPU主頻：600 MHz，處理速度為9 600 MIPS；

　 緩存空間：SDRAM空間為16 MB；

　 PCI接口：總線寬度32 b、速率33 MHz；

　 GJB289A接口：雙冗余模擬收發(fā)，具備RT／BC／MT，傳輸速率為1 Mb／s；

　 在線加載DSP程序。

2 硬件設(shè)計(jì)

由分析設(shè)計(jì)要求，在此提出基于TMS320DM642為核心的硬件結(jié)構(gòu)設(shè)計(jì)：包括DSP及外圍電路設(shè)計(jì)、GJB289A接口邏輯設(shè)計(jì)、GJB289A總線模擬收發(fā)器設(shè)計(jì)。

2．1 DSP及外圍電路設(shè)計(jì)

TI公司的TMS320DM642是一款主頻為600 MHz，32位定點(diǎn)的高性能DSP，片內(nèi)集成PCI2．2協(xié)議模塊，支持主／從模式的DMA數(shù)據(jù)傳輸。相較于采用專用PCI接口芯片或者FPGA等方式實(shí)現(xiàn)，開(kāi)發(fā)方式簡(jiǎn)單，成本低。

DM642通過(guò)EMIFA與SDRAM和FLASH芯片相連，其中2片64 Mb的SDRAM，作為仿真卡的數(shù)據(jù)緩存空間，F(xiàn)LASH作為程序空間。通過(guò)設(shè)置Boot模式選擇程序從PCI接口還是EMIFA接口加載。當(dāng)從PCI接口加載時(shí)，用戶可以動(dòng)態(tài)加載DSP程序，當(dāng)從EMIFA接口加載時(shí)，用戶可以將固化好的程序?qū)懭隖LASH中，由Bootloader引導(dǎo)程序的自啟動(dòng)。

2．2 GJB289A接口設(shè)計(jì)

GJB289A-97總線是國(guó)內(nèi)在研究為人熟知的MILSTD-1553B總線的基礎(chǔ)上制定出來(lái)的國(guó)家軍用標(biāo)準(zhǔn)，全稱“數(shù)字式時(shí)分制指令／響應(yīng)型多路傳輸數(shù)據(jù)總線”，由于其具有極高的可靠性，因而在航空、航天、軍事等領(lǐng)域的電子聯(lián)網(wǎng)系統(tǒng)中得到廣泛應(yīng)用。目前GJB289A協(xié)議模塊較多由國(guó)外的高級(jí) 1553B協(xié)議處理芯片BU61580實(shí)現(xiàn)。在此GJB289A接口協(xié)議模塊由FPGA邏輯實(shí)現(xiàn)，代替原有的協(xié)議芯片，節(jié)約了系統(tǒng)成本，增加了設(shè)計(jì)的靈活性。

FPGA邏輯包括曼徹斯特編解碼單元、協(xié)議處理模塊、數(shù)據(jù)緩沖FIFO、寄存器控制等。邏輯框圖如圖1所示。發(fā)送數(shù)據(jù)時(shí)將已有的并行數(shù)據(jù)在系統(tǒng)的控制下，經(jīng)過(guò)并／串轉(zhuǎn)換，轉(zhuǎn)換為并行的曼徹斯特編碼，依次以符合1553B協(xié)議的消息的方式發(fā)出。在BC或者RT模式下接收數(shù)據(jù)時(shí)，模擬收發(fā)器接收曼徹斯特Ⅱ編碼的串行數(shù)據(jù)，通過(guò)曼徹斯特解碼器實(shí)現(xiàn)同步時(shí)鐘的提取，同步頭檢出，數(shù)據(jù)檢出，曼徹斯特Ⅱ碼錯(cuò)誤檢出，奇偶校驗(yàn)，位／字計(jì)數(shù)以及數(shù)據(jù)的串／并轉(zhuǎn)換功能。

作者：李世良，許永輝 哈爾濱工業(yè)大學(xué) 來(lái)源：現(xiàn)代電子技術(shù)