遙測艙信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)[圖]

摘要：為了檢測遙測艙能否正常工作，必須為其提供各種輸入信號(hào)，以此模擬實(shí)際測量的信號(hào)。因此，一個(gè)性能良好的信號(hào)源的設(shè)計(jì)對遙測艙有著至關(guān)重要的作用。在此，給出一種基于FPGA的遙測艙信號(hào)源的設(shè)計(jì)方案及其實(shí)現(xiàn)方法。實(shí)踐證明，該設(shè)計(jì)與實(shí)現(xiàn)方法具有獨(dú)特的創(chuàng)意，這種信號(hào)源不僅性能穩(wěn)定，而且具有較好的靈活性，滿足使用要求。

0 引言

遙測艙是導(dǎo)彈研制中不可缺少的關(guān)鍵測試部件，它為導(dǎo)彈系統(tǒng)的順利研制提供了重要保證。為了提高安全性和可靠性，遙測艙產(chǎn)品使用前必須通過檢測和調(diào)試。遙測艙信號(hào)源是根據(jù)測試要求向待測產(chǎn)品實(shí)時(shí)地發(fā)送各種激勵(lì)，以此來模擬導(dǎo)彈遙測艙實(shí)際測量到的信號(hào)，遙測艙產(chǎn)品會(huì)對收到的激勵(lì)信號(hào)做相應(yīng)的處理，然后從其輸出端輸出數(shù)據(jù)，這些數(shù)據(jù)將被采集到遙測艙內(nèi)部，通過地面接收系統(tǒng)軟件的分析，就可以判斷遙測艙產(chǎn)品有無故障。由此可見，信號(hào)源是遙測艙檢測系統(tǒng)中非常重要的組成部分，本文主要針對此信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)展開論述。

1 設(shè)計(jì)要求

該信號(hào)源需要為遙測艙提供串行圖像數(shù)據(jù)、并行數(shù)據(jù)、串行RS 422數(shù)據(jù)、模擬信號(hào)，這些信號(hào)可單獨(dú)或者組合輸出。模擬信號(hào)可輸出幅值為-10～+10 V，頻率為100～40 kHz的脈沖信號(hào)。

目前市場上的信號(hào)發(fā)生器一般都用來產(chǎn)生較為簡單的信號(hào)，不能夠滿足本系統(tǒng)的需求。因此，將針對本系統(tǒng)的特殊要求設(shè)計(jì)一個(gè)可編程的信號(hào)源。

2 設(shè)計(jì)方案

采用數(shù)字信號(hào)源的設(shè)計(jì)方法，主要以FPGA可編程芯片為核心，輔以必要的電平轉(zhuǎn)換電路，構(gòu)成可編程信號(hào)源�？刂七壿嬘蒄PGA可編程芯片來實(shí)現(xiàn)。FPGA通過內(nèi)部邏輯，主要實(shí)現(xiàn)三個(gè)功能：產(chǎn)生模擬信號(hào)所需的頻率基準(zhǔn)信號(hào)；產(chǎn)生并行數(shù)據(jù)和圖像數(shù)據(jù)的伴隨信號(hào)，產(chǎn)生并行數(shù)據(jù)和串行RS 422數(shù)據(jù)和串行圖像數(shù)據(jù)。模擬信號(hào)由功率放大電路進(jìn)行幅值調(diào)節(jié)。數(shù)字信號(hào)經(jīng)過接口芯片進(jìn)行電平轉(zhuǎn)換。

信號(hào)源電路板由電源轉(zhuǎn)換模塊、可編程邏輯器件、LVDS接口芯片、RS 422接口芯片、運(yùn)算放大器和總線驅(qū)動(dòng)器等組成。硬件電路原理框圖如圖1所示。

FPGA采用Altera公司的Cyclone系列EP1C6。Cyclone FPGA是目前市場上性價(jià)比最優(yōu)且價(jià)格最低的FPGA。容量為5 980個(gè)邏輯單元，具有多達(dá)92 160位嵌入RAM。支持各種單端I/O標(biāo)準(zhǔn)如LVTTL，LVCMOS，PCI和SSTL-2/3。FPGA的I/O端口多達(dá)185個(gè)，可通過VHDL語言編程來自由支配、定義其接口功能，方便PCB版圖設(shè)計(jì)時(shí)的布局布線，而且FPGA硬件的速度是納秒級(jí)的，VHDL程序內(nèi)部對各功能模塊的處理是按并行方式進(jìn)行的，這樣既很好地解決了信號(hào)通路多的問題，又能實(shí)時(shí)、快速地傳輸處理高速數(shù)據(jù)流。同時(shí)，借助EDA工具軟件Quartus直接進(jìn)行代碼編寫、功能仿真和時(shí)序仿真，簡單易行地完成硬件功能的驗(yàn)證、添加和修改。配置器件采用Altera公司的串行配置器件EPCS1，工業(yè)級(jí)低成本，提供在系統(tǒng)編程(ISP)和多次編程能力，這種能力是一次性可編程器件所不具備的，但其成本甚至低于一次性可編程器件，是Cyclone系列器件最完美的補(bǔ)充。存儲(chǔ)容量的范圍為1 Mb，使其更容易配合FPGA構(gòu)造所需的最佳解決方案。

3 設(shè)計(jì)與實(shí)現(xiàn)

3．1 串行圖像數(shù)據(jù)

整幀傳輸時(shí)間為10 ms(包括幀頭和所有有效數(shù)據(jù)位)；在每幀數(shù)據(jù)開始發(fā)送時(shí)，先發(fā)送兩個(gè)幀頭校驗(yàn)字FAF3EB90，其中每個(gè)字寬度不大于200 ns(校驗(yàn)字每幀發(fā)送一次，所以每組校驗(yàn)字之間間距為10 ms)，然后再發(fā)送16 384(128行，128列)個(gè)字的原始圖像數(shù)據(jù)，每個(gè)數(shù)據(jù)字寬度同樣不大于200 ns，字的內(nèi)容為0000～4000循環(huán)發(fā)送；原始圖像數(shù)據(jù)發(fā)送完畢后，還需發(fā)送256個(gè)字的數(shù)字量，前兩個(gè)字為校驗(yàn)字050C146 F，202個(gè)字為有效數(shù)字量信息，字的內(nèi)容為0100～0000循環(huán)發(fā)送，其余信息字填零。

信號(hào)時(shí)序圖見圖2。

作者：中國空空導(dǎo)彈研究院 吳靜 來源：電子設(shè)計(jì)工程