一種基于FPGA核系統(tǒng)的智能429-422信號(hào)轉(zhuǎn)換模塊的設(shè)計(jì)[圖]

摘要：介紹了一種智能信號(hào)轉(zhuǎn)換模塊的設(shè)計(jì)方法。這種智能模塊采用了基于FPGA嵌入式軟核系統(tǒng)，是基于NiosII軟核處理器的架構(gòu)，可以在模塊上完全實(shí)現(xiàn)外部總線信號(hào)之間相互轉(zhuǎn)換，無(wú)需驅(qū)動(dòng)程序或操作系統(tǒng)的干預(yù)。同時(shí)對(duì)用戶邏輯設(shè)計(jì)、用戶邏輯集成、固件設(shè)計(jì)技術(shù)等內(nèi)容進(jìn)行了詳細(xì)的介紹。

0 引言

在工業(yè)控制等領(lǐng)域的計(jì)算機(jī)系統(tǒng)中廣泛涉及到信號(hào)轉(zhuǎn)換等，信號(hào)轉(zhuǎn)換模塊在系統(tǒng)中承擔(dān)著在多種信號(hào)之間進(jìn)行翻譯轉(zhuǎn)換的任務(wù)。隨著應(yīng)用環(huán)境復(fù)雜性、計(jì)算機(jī)系統(tǒng)集成度的提高，信號(hào)轉(zhuǎn)換模塊上需容納的信號(hào)通道的種類與數(shù)量也越來(lái)越多。頻繁、大量的信號(hào)轉(zhuǎn)換必然會(huì)占用較多的系統(tǒng)資源。隨著微電子技術(shù)的發(fā)展，國(guó)外的一些生產(chǎn)廠商如Altera已推出在FPGA上以軟核(soft core)方式實(shí)現(xiàn)的嵌入式系統(tǒng)。這種嵌入式系統(tǒng)基于NIOS II嵌入式軟核處理器，其外設(shè)可以靈活選擇增刪，并允許自定制外設(shè)。本文介紹了一種基于NIOSⅡ軟核系統(tǒng)的智能429-422信號(hào)轉(zhuǎn)換模塊的設(shè)計(jì)。

1 設(shè)計(jì)原理

傳統(tǒng)的非智能設(shè)計(jì)的轉(zhuǎn)換模塊，在工作時(shí)需要有驅(qū)動(dòng)程序的控制，通過(guò)與操作系統(tǒng)或用戶軟件的交互，來(lái)實(shí)現(xiàn)信號(hào)轉(zhuǎn)換的功能，亦即需要接入PCI Bus等系統(tǒng)總線，通過(guò)中斷提請(qǐng)等方式工作，在轉(zhuǎn)換通道數(shù)量多時(shí)，必然會(huì)影響系統(tǒng)的性能。采用智能設(shè)計(jì)的信號(hào)轉(zhuǎn)換模塊一般不需要操作系統(tǒng)的干預(yù)，接收到的外部總線信號(hào)經(jīng)過(guò)本模塊上NIOS II軟核系統(tǒng)轉(zhuǎn)換后，即可將數(shù)據(jù)信號(hào)輸出。信號(hào)轉(zhuǎn)換的工作全部由模塊的硬件完成，因而可以實(shí)現(xiàn)對(duì)整個(gè)計(jì)算機(jī)系統(tǒng)資源的零占用。采用非智能設(shè)計(jì)與智能設(shè)計(jì)模塊的結(jié)構(gòu)示意框圖如圖1所示。

2 硬件設(shè)計(jì)

429或422總線適配電路已有大量成熟的設(shè)計(jì)，本文不再贅述，僅重點(diǎn)介紹FPGA內(nèi)部總線控制邏輯設(shè)計(jì)以及NiosⅡ軟核系統(tǒng)的配置。

2．1 FPGA控制邏輯設(shè)計(jì)

集成于FAPGA內(nèi)部的Nios II CPU需要通過(guò)外部總線控制邏輯才能與外部總線進(jìn)行通信，而Avalon總線是Nios II CPU與外部總線控制邏輯、片外FLASH、SRAM之間交換數(shù)據(jù)信號(hào)的樞紐。Avalon總線是一種協(xié)議較為簡(jiǎn)單的片內(nèi)總線，在NiosⅡ系統(tǒng)中，外設(shè)都是通過(guò)Avalon總線與Nios II CPU相接的。Avalon總線接口可以分成兩類：Slave和Master，Slave和Master主要區(qū)別是對(duì)于Avalon總線控制權(quán)的掌握。Master接口具有與之相接的Avalon總線的控制權(quán)，而Slave接口是被動(dòng)的。Avalon總線支持自定制外設(shè)，用戶可將自己的邏輯設(shè)計(jì)掛接到Avalon總線上�；�于NIOSⅡ軟核系統(tǒng)的智能429-422信號(hào)轉(zhuǎn)換模塊設(shè)計(jì)的詳細(xì)系統(tǒng)結(jié)構(gòu)框圖如圖2所示。

2．1．1 串行總線控制邏輯設(shè)計(jì)

為了將用戶自定制的串行總線控制邏輯接入NiosⅡ系統(tǒng)，必須將其掛入Avalon總線。串行總線控制邏輯在設(shè)計(jì)上必須實(shí)現(xiàn)兩類端口：一類為Avalon總線端口，Avalon總線時(shí)序由NiosⅡ系統(tǒng)實(shí)現(xiàn)，用戶在邏輯設(shè)計(jì)時(shí)可暫不作考慮；另一類為串行總線控制端口。串行總線讀操作時(shí)序如圖3所示，圖中給出了操作時(shí)各信號(hào)的時(shí)序保持關(guān)系。

來(lái)源：電子科技