banner.jpg)
相關(guān)專題：
要 點
SoC(系統(tǒng)級芯片)越來越不適應基于中心化總線的架構(gòu)。
精確的使用模型對于理解流量模式非常重要。
要理解互連，就必須有ESL(電子系統(tǒng)級)方案和周期精確方案的結(jié)合。
隨著SoC的發(fā)展，互連建模會變得不可或缺。
SoC上各塊的連接正在成為先進芯片設計中的一個主要問題。
SoC（系統(tǒng)級芯片）在先于它出現(xiàn)的板級計算機上開始了自己的生命：作為一個中央處理器，其CPU總線連接到本地內(nèi)存與外設控制器。從此以后，這種以CPU為中心、面向總線的架構(gòu)一直是很多SoC的優(yōu)先規(guī)劃。但集成化帶來了一種復雜性，表現(xiàn)為復雜的外設及其DMA（直接內(nèi)存訪問）控制器、協(xié)處理器和附加中央處理器，所有這些都存在于同一個晶片上。因此，SoC的互連架構(gòu)正在變化。以CPU為中心的老式總線正快速隱退到芯片的功能塊中，代替它的是多總線、專用的點對點連接，以及片上網(wǎng)絡。
改變的速度很快，架構(gòu)師差不多都在擔心這個變化會遠遠超過需要支持它的工具。ASIC供應商eSilicon的營銷副總裁Hugh Durdan 注意到：“今天，我們?nèi)阅芸吹胶芏嘟?jīng)典的SoC設計，它們采用ARM核心、外設和內(nèi)存接口。即使這些設計發(fā)展到包含多個處理核心，它們通常也會保持傳統(tǒng)的AMBA AHB（先進微控制器總線架構(gòu)先進高性能總線）結(jié)構(gòu)。”
但是，越來越多的跡象表明，SoC互連的中心式總線方案正在日趨完善（見附文《問題是總線帶寬還是處理器帶寬》）。這個問題部分表現(xiàn)在架構(gòu)上。隨著一只芯片上處理結(jié)點數(shù)的增長，以及這些結(jié)點生成或消耗數(shù)據(jù)流量的增加以及日益多樣化，僅對原始帶寬的需求就成為一個問題（圖1）。無疑，用九個金屬層以及統(tǒng)計時序工具能夠使一個多主控總線具有近乎任意的帶寬。但復雜布局、信號完整性分析、功耗以及擁塞的成本使這種方案幾乎難以處理，尤其是今天有嚴格的可制造性設計原則。
問題也部分涉及到工具。坦率地說，傳統(tǒng)SoC總線使用的工具是微軟的Excel。在比較簡單的時代，架構(gòu)師可以只累加起總線上各個塊的帶寬需求，為高峰擁塞留一些余量，即可用總和決定總線的帶寬需求�？捎玫目偩�帶寬大大超過了單個塊的需要，因此從數(shù)學上不可能出現(xiàn)問題。
但這些日子已成過去。Silistix營銷副總裁David Lautzenheiser警告說：“你不再能從累積帶寬估計中獲得任何結(jié)果。”隨著中心化總線快速讓位于更復雜的互連架構(gòu)，電子數(shù)據(jù)表也讓位于更復雜的系統(tǒng)級建模、統(tǒng)計工具，還有周期精確的模型，這同時考驗著架構(gòu)師的技術(shù)和耐心。
問題評估
累積帶寬并非問題所在，中心化總線也并非總是正確答案，原因有二：首先，流量特征可以有巨大差異。其次，即使數(shù)據(jù)與時序需求一樣，但它們功能塊之間也有差異。片上互連的分析和實現(xiàn)問題并能提供人人滿意的答案，只不過有助于在正確的塊之間提供正確的互連。通常，用一個總線就可以實現(xiàn)這個目標。如果無法實現(xiàn)，還有無數(shù)其它技術(shù)有自我表現(xiàn)的機會。多媒體SoC很好地展示了一位設計人員必須面對的各種數(shù)據(jù)流。通常可以用到一個CPU，這個CPU會產(chǎn)生至少兩個有獨特標志的數(shù)據(jù)流：新指令的連續(xù)獲取，以及裝入與存儲操作的偶發(fā)式雙向流。
CPU塊中的緩存一般會修改這種流量模式。因此，當緩存清空或填充行時，來自CPU核心的流量模式是一種隨機散發(fā)的突發(fā)數(shù)據(jù)。這種情況與來自其它設備的流量模式有極大的差異。例如，一個射頻SoC中的基帶信號看上去像來自一只ADC的固定間隔（有時非常短）的一兩個數(shù)據(jù)字。來自攝像頭或DVD播放機的視頻流也很類似。但視頻壓縮引擎推入本地內(nèi)存的中間數(shù)據(jù)看來則像一系列按近乎隨機的序列存儲和裝入的宏塊，而不是掃描線排列的像素流。每種類型的數(shù)據(jù)都有一個屬性標志。并且，如同在CPU中心的情況下，本地內(nèi)存和狀態(tài)機都可以改變這個標志�！ �
帶寬與延遲
正如各種流量都有自己的標志一樣，不同功能塊也是個性化的。CPU、硬接線信號處理流水線、視頻編碼器、串行口和DRAM接口都有不同的需求和期望。MIPS Technologies 公司解決方案架構(gòu)副總裁Gideon Intrater 注意到：“處理器對延遲極其靈感，不過與一些帶寬掠奪者比較，它們對帶寬的要求倒是適中的。”CPU緩存控制器并不經(jīng)常請求數(shù)據(jù)，但一旦它這樣做時，整個CPU都可能要坐等。
與之相反，一些功能塊只對原始帶寬有興趣。Intrater說：“這些產(chǎn)品包括高性能的連網(wǎng)設備，PON（無源光網(wǎng)絡）是一個很好的例子；視頻引擎，如DVD錄像機中的MPEG編碼器和HDTV中的H.264解碼器；還有圖像引擎，如打印機中的光柵處理器和數(shù)碼相機中的JPEG編碼器。所幸，在多數(shù)系統(tǒng)中，帶寬掠奪者對延遲不敏感，而對延遲敏感的處理器對帶寬也不貪婪。”
除了這個差別以外，還存在著有特殊要求的塊。采用離散余弦變換算法的圖像或視頻處理器一般是按照宏塊來處理像素，通常是8像素×8像素的信息，因此需要能方便地裝入和保存這些塊，而無需在面向掃描線的內(nèi)存中去收集或散發(fā)像素。
作者：Ron Wilson 來源：EDNChina
