基于FPGA的時(shí)間間隔測量模塊設(shè)計(jì)

摘要：介紹一種基于FPGA技術(shù)的時(shí)間間隔測量方法，通過分析FPGA的主要技術(shù)優(yōu)勢及其在工業(yè)控制領(lǐng)域中所處的重要地位，給出設(shè)計(jì)時(shí)間間隔測量模塊所選用的FPGA器件并進(jìn)行硬件設(shè)計(jì)，以及所選用的軟件并進(jìn)行軟件設(shè)計(jì)。描述時(shí)間間隔測量模塊的軟件及硬件設(shè)計(jì)方法，給出設(shè)計(jì)過程的硬件原理圖及軟件流程圖，并對設(shè)計(jì)的各功能模塊進(jìn)行功能時(shí)序仿真。

隨著半導(dǎo)體技術(shù)、嵌人式技術(shù)和EDA技術(shù)的不斷發(fā)展，數(shù)字設(shè)計(jì)技術(shù)將逐步取代模擬技術(shù)。而FPGA技術(shù)是數(shù)字技術(shù)的最新研究成果，利用FPGA技術(shù)進(jìn)行數(shù)字電路的設(shè)計(jì)是必然趨勢。電子工藝技術(shù)的不斷改進(jìn)使得FPGA的成本不斷降低，用FPGA進(jìn)行數(shù)字電路的設(shè)計(jì)具有開發(fā)周期短、成本低、電路設(shè)計(jì)簡單的特點(diǎn)。由于生產(chǎn)FPGA的各大廠家在工藝上不斷提升技術(shù)，使得FPGA的市場迅速擴(kuò)大。

1 基本設(shè)計(jì)原理

圖l為時(shí)間間隔測量系統(tǒng)框圖。

圖l中，F(xiàn)PGA模塊作為整個(gè)時(shí)間間隔測量模塊的核心器件，當(dāng)有啟動(dòng)信號時(shí)，經(jīng)光電耦合器進(jìn)行電平轉(zhuǎn)換，得出5 V的數(shù)字信號。此時(shí)，F(xiàn)PGA向時(shí)間間隔測量程序發(fā)送數(shù)字信號1通知，時(shí)間間隔測量程序開始測量，當(dāng)光電耦合器件再次收到信號時(shí)，此信號可以設(shè)置為停止信號，此時(shí)FPGA向時(shí)間間隔測量程序發(fā)送停止信號，得到兩個(gè)信號間的間隔數(shù)據(jù)，F(xiàn)PGA根據(jù)經(jīng)驗(yàn)進(jìn)行分析判斷測量數(shù)據(jù)是否為正確數(shù)據(jù)。若為正確測量數(shù)據(jù)，F(xiàn)PGA向STC單片機(jī)發(fā)送中斷信息，通知STC單片機(jī)進(jìn)行數(shù)據(jù)的讀取。此時(shí)，STC單片機(jī)向FPGA發(fā)送控制信號，F(xiàn)PGA根據(jù)STC單片機(jī)發(fā)來的控制信號進(jìn)行識別，根據(jù)控制信號有序地向STC單片機(jī)進(jìn)行數(shù)據(jù)傳輸。FPGA采用A1tera公司的EPlC3T10017器件進(jìn)行硬件設(shè)計(jì)，采用A1-tera公司開發(fā)的Quartus II進(jìn)行軟件設(shè)計(jì)。

2 系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)硬件設(shè)計(jì)是整個(gè)系統(tǒng)的骨架，是數(shù)字電路設(shè)計(jì)的核心部件。所有程序代碼都在FPGA內(nèi)部運(yùn)行，但是要使FPGA能夠正常運(yùn)作，需要架構(gòu)一些基本的硬件支撐FPGA小型系統(tǒng)。

時(shí)間間隔測量系統(tǒng)的硬件設(shè)計(jì)主要包括：信號接口、電源、時(shí)鐘等模塊。

1)信號接口電路 信號接口電路主要用于接收外部輸入信號并進(jìn)行電平轉(zhuǎn)換，以使協(xié)處理器得到穩(wěn)定電平的信號，起到保護(hù)協(xié)處理器的作用，并起到外部電壓波動(dòng)的抗干擾作用。

2)電源 為使儀器直接與外部的市電220 V相接。這里外部電源采用開關(guān)電源220 V轉(zhuǎn)換5 V，內(nèi)部電源采用5 V轉(zhuǎn)換3．3 V電源模塊和5 V轉(zhuǎn)換1．5 V電源。整個(gè)儀器的內(nèi)部工作電壓為5 V、3．3 V和1．5 V 3種電壓模式。

3)時(shí)鐘 時(shí)鐘模塊是協(xié)處理器夠正常工作的保證，同時(shí)也是測量儀獲取時(shí)間間隔的重要依據(jù)，本設(shè)計(jì)計(jì)數(shù)功能模塊采用脈沖計(jì)數(shù)法來獲取時(shí)間間隔，設(shè)計(jì)時(shí)需要考慮校準(zhǔn)時(shí)鐘，以便定期對時(shí)鐘進(jìn)行校準(zhǔn)。

整個(gè)硬件電路原理設(shè)計(jì)如圖2所示。

3 系統(tǒng)軟件設(shè)計(jì)

測量模塊內(nèi)部需要的集成電路都是通過軟件來實(shí)現(xiàn)，所以，先設(shè)計(jì)系統(tǒng)軟件流程計(jì)。其軟件設(shè)計(jì)包括：信號預(yù)處理、計(jì)數(shù)程序、總線控制器、鎖存器等模塊設(shè)計(jì)。

由于該系統(tǒng)軟件設(shè)計(jì)的4大模塊的設(shè)計(jì)過程類似，所以這里只介紹信號預(yù)處理模塊的設(shè)計(jì)流程及其后面的功能實(shí)現(xiàn)及仿真。