頻率測量在電子設計和測量領域中經常用到，因此對頻率測量方法的研究在實際工程應用中具有重要意義。常用的頻率測量方法有兩種：頻率測量法和周期測量法。頻率測量法是在時間t內對被測信號的脈沖數N進行計數，然后求出單位時間內的脈沖數，即為被測信號的頻率。周期測量法是先測量出被測信號的周期T，然后根據頻率f=1／T求出被測信號的頻率。但是上述兩種方法都會產生±1個被測脈沖的誤差，在實際應用中有一定的局限性。根據測量原理，很容易發(fā)現頻率測量法適合于高頻信號測量，周期測量法適合于低頻信號測量，但二者都不能兼顧高低頻率同樣精度的測量要求。
1 等精度測量原理
等精度測量的一個最大特點是測量的實際門控時間不是一個固定值，而是一個與被測信號有關的值，剛好是被測信號的整數倍。在計數允許時間內，同時對標準信號和被測信號進行計數，再通過數學公式推導得到被測信號的頻率。由于門控信號是被測信號的整數倍，就消除了對被測信號產生的±l周期誤差，但是會產生對標準信號±1周期的誤差。等精度測量原理如圖1所示。
從以上敘述的等精度的測量原理可以很容易得出如下結論：首先，被測信號頻率fx的相對誤差與被測信號的頻率無關；其次，增大測量時間段“軟件閘門”或提高“標頻”f0，可以減小相對誤差，提高測量精度；最后，由于一般提供標準頻率f0的石英晶振穩(wěn)定性很高，所以標準信號的相對誤差很小，可忽略。假設標準信號的頻率為100 MHz，只要實際閘門時間大于或等于1s，就可使測量的最大相對誤差小于或等于10-8，即精度達到1／100 MHz。
2 等精度測頻的實現
等精度測量的核心思想在于如何保證在實際測量門閘內被測信號為整數個周期，這就需要在設計中讓實際測量門閘信號與被測信號建立一定的關系�；谶@種思想，設計中以被測信號的上升沿作為開啟門閘和關閉門閘的驅動信號，只有在被測信號的上升沿才將圖1中預置的“軟件閘門”的狀態(tài)鎖存，因此在“實際閘門”Tx內被測信號的個數就能保證整數個周期，這樣就避免普通測量方法中被測信號的±1的誤差，但會產生高頻的標準頻率信號的±l周期誤差，由于標準頻率f0的頻率遠高于被測信號，因此它產生的±1周期誤差對測量精度的影響十分有限，特別是在中低頻測量的時候，相較于傳統(tǒng)的頻率測量和周期測量方法，可以大大提高測量精度。
等精度測頻的原理圖如圖2所示。圖中，預置軟件閘門信號GATE是由FPGA的定時模塊產生，GATE的時間寬度對測頻精度的影響較少，故可以在較大的范圍內選擇。這里選擇預置閘門信號的長度為1s。圖中的CNT1和CNT2是2個可控的32位高速計數器，CNT1_ENA和CNT2_ENA分別是其計數使能端，基準頻率信號f0從CNT1_CLK輸入，待測信號fx從CNT2的時鐘輸入端CONT2_CLK輸入，并將fx接到D觸發(fā)器的clk端。測量時，由FPGA的定時模塊產生預置的GATE信號，在GATE為高電平，并且fx的上升沿時，啟動2個計數器，分別對被測信號和基準信號計數，關閉計數閘門必須滿足，GATE為低電平，且在fx的上升沿。若在一次實際閘門時間Tx中，計數器對被測信號的計數值為Nx，對標準信號的計數值為N0，而標準信號的頻率為f0，則被測信號的頻率為fx，則fx=(N0／Ns)f0。圖2中的所有功能都在FPGA端實現。
