無(wú)線電臺(tái)中DS／D-MPSK調(diào)制解調(diào)器的FPGA實(shí)現(xiàn)

1引 言

DS／D-MPSK(直接序列擴(kuò)頻、差分編碼的多進(jìn)制相移鍵控)調(diào)制方式具有頻譜利用率高、抗干擾能力強(qiáng)、保密性能好等優(yōu)點(diǎn)。因此，研究DS／D-MPSK的調(diào)制和解調(diào)技術(shù)就具有重要的理論意義和實(shí)用價(jià)值。

DS／D-MPSK的調(diào)制和解擴(kuò)解調(diào)通常是用專用集成芯片(ASIC)來(lái)完成，但是其功能單一，應(yīng)用不靈活。文中采用高速大容量FPGA作為硬件平臺(tái)的核心部分，通過(guò)軟件編程，實(shí)現(xiàn)信號(hào)的擴(kuò)頻調(diào)制和解擴(kuò)解調(diào)。與常規(guī)方法不同的是，該方案直接在中頻上進(jìn)行數(shù)字信號(hào)處理，不要進(jìn)行數(shù)字下變頻，也不需要進(jìn)行偽碼同步捕獲和載波提取，易于數(shù)字實(shí)現(xiàn)。同時(shí)還給出了各項(xiàng)設(shè)計(jì)參數(shù)指標(biāo)，并對(duì)所提出的設(shè)計(jì)方案進(jìn)行了仿真以及硬件實(shí)現(xiàn)。

2 DS／D-MPSK調(diào)制和解擴(kuò)解調(diào)的原理

通用的DS／D-MPSK調(diào)制和解擴(kuò)解調(diào)的原理框圖如圖1所示。其中，上方為調(diào)制部分，下方為解擴(kuò)和解調(diào)部分。ADC之后和DAC之前的功能全部由一片F(xiàn)PGA來(lái)實(shí)現(xiàn)。

調(diào)制部分主要完成差分編碼、擴(kuò)頻、數(shù)據(jù)分路及相位映射、整型濾波、內(nèi)插濾波和正交調(diào)制等功能。其中，NCO(數(shù)控振蕩器)直接進(jìn)行數(shù)字頻率合成，產(chǎn)生I，Q兩路正交數(shù)字載波。FPGA產(chǎn)生的數(shù)字調(diào)制信號(hào)經(jīng)過(guò)DA轉(zhuǎn)換和帶通濾波，即可得到DS／D-MPSK調(diào)制信號(hào)。

解擴(kuò)和解調(diào)部分主要完成AD采樣、成型濾波、匹配濾波、延時(shí)差分解調(diào)以及判決等功能。解擴(kuò)和解調(diào)是擴(kuò)頻通信的核心技術(shù)之一，也是本文研究的重點(diǎn)。各種進(jìn)制的DS／D-MPSK解擴(kuò)和解調(diào)的基本原理相同，DS／D-BPSK相當(dāng)于DS／D-QPSK的一路，DS／D-8PSK僅比DS／D-QPSK多了一路能量控制信號(hào)。所以本文就以最有代表性的DS／D-QPSK為例進(jìn)行討論。

設(shè)DS／D-QPSK的基帶數(shù)據(jù)為{an)，差分編碼后的數(shù)據(jù)為{dn)。若用'+1'表示'1'，'-1'表示'0'，則有：

然后直接在中頻進(jìn)行帶通采樣，采樣頻率取偽碼速率的K倍(K為正整數(shù))，即為KRc。這樣在每個(gè)偽碼碼元內(nèi)剛好進(jìn)行了K次采樣，從而可以保證收端的偽碼時(shí)鐘與發(fā)端的偽碼時(shí)鐘相位相差為任意值時(shí)，總能采到滿足數(shù)字匹配濾波器輸入信噪比要求的碼片樣值。這樣偽碼時(shí)鐘可以由本地異步產(chǎn)生，省去了偽碼同步時(shí)鐘恢復(fù)電路，并大大提高了電路的穩(wěn)定性。

由于AD采樣的相位是隨機(jī)的，所以可以在采樣信號(hào)中增加一個(gè)初始相位φi。由于采樣速率和中頻ωc均為偽碼速率的整數(shù)倍，所以每隔K次采樣φi就重復(fù)一次，即φi有K種取值，且φi依次滯后2πM／K。采樣數(shù)據(jù)的表達(dá)式為：

將AD采樣得到的數(shù)據(jù)通過(guò)數(shù)字匹配濾波器進(jìn)行解擴(kuò)。數(shù)字匹配濾波器的I路結(jié)構(gòu)如圖2所示，Q路的結(jié)構(gòu)完全相同�，F(xiàn)僅以I路為例進(jìn)行分析。

由圖2可見(jiàn)，數(shù)字匹配濾波器每隔K個(gè)點(diǎn)取一個(gè)數(shù)據(jù)，共取N個(gè)數(shù)據(jù)，然后進(jìn)行相關(guān)求和：

由于I，Q兩路偽碼的互相關(guān)性很小，所以式(5)中第二項(xiàng)的值很小，相對(duì)于第一項(xiàng)的相關(guān)峰值來(lái)說(shuō)可以忽略不計(jì)。當(dāng)n為N的倍數(shù)時(shí)，第一項(xiàng)剛好相關(guān)，得到的相關(guān)峰值為：

式(6)中，RI(0)為I路偽隨機(jī)碼的自相關(guān)值。由式(6)可見(jiàn)，相關(guān)峰中已不再包含偽碼，即實(shí)現(xiàn)了解擴(kuò)。圖3是用Verilog代碼在FPGA中實(shí)現(xiàn)數(shù)字匹配濾波器時(shí)經(jīng)仿真得到的相關(guān)峰。