臺積電在 IEDM 2024 大會上首次披露了 N2 2nm 工藝的關(guān)鍵技術(shù)細節(jié)和性能指標。與 3nm 工藝相比,N2 工藝的晶體管密度增加了 15%,在同等功耗下性能提升了 15%,在同等性能下功耗降低了 24-35%。
臺積電 2nm 工藝首次引入了全環(huán)繞柵極(GAA)納米片晶體管,這種晶體管有助于調(diào)整通道寬度,平衡性能與能效。新工藝還增加了 NanoFlex DTCO(設(shè)計技術(shù)聯(lián)合優(yōu)化),可以開發(fā)面積最小化、能效增強的更矮單元,或者性能最大化的更高單元。此外,新工藝還有第三代偶極子集成,包括 N 型、P 型,從而支持六個電壓閾值檔(6-Vt),范圍 200mV。通過種種改進,N 型、P 型納米片晶體管的 I/CV 速度分別提升了 70%、110%。
對比傳統(tǒng)的 FinFET 晶體管,新工藝的納米片晶體管可以在 0.5-0.6V 的低電壓下,獲得顯著的能效提升,可以將頻率提升大約 20%,待機功耗降低大約 75%。SRAM 密度也達到了創(chuàng)紀錄的新高,每平方毫米約 38Mb。此外,臺積電 2nm 工藝還應(yīng)用了全新的 MOL 中段工藝、BEOL 后段工藝,電阻降低了 20%,能效更高。
值得一提的是,第一層金屬層(M1)現(xiàn)在只需一步蝕刻(1P1E)、一次 EVU 曝光即可完成,大大降低了復(fù)雜度、光罩數(shù)量。針對高性能計算應(yīng)用,臺積電 2nm 工藝還引入了超高性能的 SHP-MiM 電容,容量大約每平方毫米 200fF,可以獲得更高的運行頻率。
臺積電表示,自 28nm 工藝以來,歷經(jīng)六代工藝改進,單位面積的能效比已經(jīng)提升了超過 140 倍!