通信網(wǎng)banner.jpg)
SFI-S（scalable SERDES framer interface）是40G/100G 光接口的高速串行通訊協(xié)議。這個(gè)協(xié)議采用單通道速率在10Gbps 左右的多個(gè)數(shù)據(jù)通道和糾偏通道。數(shù)據(jù)通道的數(shù)目在4 到20 之間。本文討論了在ALTERA 的STRATIX4 GT 器件上實(shí)現(xiàn)40G SFI-S 協(xié)議。實(shí)現(xiàn)架構(gòu)設(shè)計(jì)可分為發(fā)送與接收兩部分，其總體框圖如下圖所示。
發(fā)送通道的架構(gòu)如下圖所示
根據(jù)STM-256 (39.8Gbps)幀結(jié)構(gòu)，每幀622080（9x270x256 ）字節(jié)，以768個(gè)A1（0xF6）和768個(gè)A2（0x28）開始�？紤]到邏輯實(shí)現(xiàn)至少需要160位接口位寬（此時(shí)時(shí)鐘運(yùn)行在248.832MHz），測(cè)試數(shù)據(jù)產(chǎn)生結(jié)構(gòu)如下。
下圖第一行為時(shí)鐘節(jié)拍數(shù)，第一列為160位數(shù)據(jù)總線的數(shù)據(jù)碼型（Pattern）黃色填充部分可直接用遞增計(jì)數(shù)器�？偣�31104拍完成一幀，然后重復(fù)發(fā)送。
數(shù)據(jù)分發(fā)模塊
D[159:0]是最終送到GXB的，GXB例化5通道，發(fā)送側(cè)對(duì)邏輯接口為tx_datain[199:0]。其中tx_datain[199:140]連接糾偏通道輸出的S[39:0]。 tx_datain[159:0]連接到數(shù)據(jù)分發(fā)模塊的D[159:0]。
D[159:0]和P[159:0]之間的對(duì)應(yīng)關(guān)系如下：
for i = 0 to 159, i++
If ( MOD(i,10) > 4) //MOD(i,j)指i被j除后的余數(shù), 如MOD(159,10)=9
D[i] = P[ ( MOD(i,40)*4 + (i - MOD(i,40))/40 ) ]
else
D[i] = !P[ ( MOD(i,40)*4 + (i - MOD(i,40))/40 ) ] //！表示取反比特D[159:120]最終會(huì)通過SERDES通道3發(fā)送，比特D[119:80]最終會(huì)通過SERDES通道2發(fā)送，比特D[79:40]最終會(huì)通過SERDES通道2發(fā)送，比特D[39:0]最終會(huì)通過SERDES通道0發(fā)送。
糾偏通道處理模塊
首先產(chǎn)生糾偏通道（deSkew）的40位數(shù)據(jù)S[39:0]，最終D[199:160] = S[39:0]。
S[i]的產(chǎn)生需要組合邏輯，比如S[0]就是當(dāng)前時(shí)鐘拍的S[4:1]的奇校驗(yàn)結(jié)果。
作者：Altera 韋俊偉 蔡海寧 來源：電子工程專輯
