嵌入式軟件代碼保護(hù)系統(tǒng)的設(shè)計(jì)方案[圖]

嵌入式產(chǎn)品由于其獨(dú)特的穩(wěn)定性、低廉的成本優(yōu)勢(shì)以及優(yōu)良的可移植性，已經(jīng)在互聯(lián)網(wǎng)、科學(xué)研究、軍事技術(shù)、工業(yè)控制、通訊以及人們的日常生活中得到了廣泛的應(yīng)用。在嵌入式系統(tǒng)中，如何保護(hù)核心的嵌入式軟件代碼，對(duì)于保護(hù)公司的知識(shí)產(chǎn)權(quán)、延長(zhǎng)產(chǎn)品的壽命，提高公司的利潤(rùn)有著非常重要的意義。目前的嵌入式系統(tǒng)中，軟件代碼一般存儲(chǔ)在諸如EEPROM、F lash等存儲(chǔ)器中，但其中存儲(chǔ)的程序代碼易被讀取，非法拷貝，是其致命弱點(diǎn)。

目前為止，有些廠商采取先預(yù)先加密軟件代碼，寫(xiě)入存儲(chǔ)器中，執(zhí)行時(shí)，通過(guò)軟件解碼來(lái)實(shí)現(xiàn)對(duì)代碼的保護(hù)，但是這種方法效率低，成本高，實(shí)用性比較低；現(xiàn)有的一些硬件加解密系統(tǒng)，只能保護(hù)有限類型的NAND- Flash存儲(chǔ)器中的代碼，并且系統(tǒng)中的密匙一旦固化就無(wú)法改變。針對(duì)這些局限性，本文提出了一種全新的嵌入式產(chǎn)品軟件代碼保護(hù)系統(tǒng)，該系統(tǒng)適用于目前通用的基于I2C、SPI總線的EEPROM 和F lash;以及主流廠商的NAND- Flash。

1 嵌入式軟件代碼保護(hù)系統(tǒng)構(gòu)成

嵌入式軟件代碼保護(hù)系統(tǒng)由兩部分組成：PC 機(jī)上運(yùn)行的TDES加密軟件和硬件電路中隔離處理器與軟件代碼存儲(chǔ)器直接通路的代碼保護(hù)芯片組成，如圖1所示。PC機(jī)上的TDES 程序?qū)η度胧杰浖�代碼進(jìn)行加密，生成密文形式的數(shù)據(jù)，并寫(xiě)入軟件代碼存儲(chǔ)器中，供嵌入式系統(tǒng)使用；同時(shí)通過(guò)GPIO 口模擬I2C 或者SPI通信協(xié)議，對(duì)代碼保護(hù)芯片中，存放相關(guān)重要數(shù)據(jù)的EERPOM 區(qū)域進(jìn)行配置：達(dá)到諸如更改代碼保護(hù)芯片中TDES的密匙的目的。

代碼保護(hù)芯片內(nèi)嵌于嵌入式系統(tǒng)的硬件電路中，用戶可以選擇隔離處理器和指令代碼存儲(chǔ)器之間的通路：所有寫(xiě)入存儲(chǔ)器的數(shù)據(jù)將被加密后才寫(xiě)入其中；所有從存儲(chǔ)器中讀出的數(shù)據(jù)將被解密后才送回給CPU執(zhí)行；用戶也可以選擇不隔離處理器和存儲(chǔ)器之間的通路：讀寫(xiě)操作將不會(huì)進(jìn)行任何加密和解密。

圖1 嵌入式軟件代碼保護(hù)系統(tǒng)

2 代碼保護(hù)芯片設(shè)計(jì)

2. 1 內(nèi)部結(jié)構(gòu)簡(jiǎn)介

代碼保護(hù)芯片隔斷了原有嵌入式系統(tǒng)處理器和軟件代碼存儲(chǔ)器之間的直接通路，如圖2所示。該系統(tǒng)主要分成主從I2C 總線接口模塊、主從SPI總線接口模塊、Nand- Flash通信模塊以及核心控制模塊。

如果用戶選擇I2C 接口，芯片將通過(guò)I2C總線和存儲(chǔ)器進(jìn)行通信，如果用戶選擇SPI接口，芯片將通過(guò)SPI總線和存儲(chǔ)器進(jìn)行通信，否則芯片將通過(guò)NAND- F lash模塊和存儲(chǔ)器進(jìn)行通信。

如果用戶選擇加密模式，那么處理器和存儲(chǔ)器之間的通路將被隔斷，所有準(zhǔn)備寫(xiě)入存儲(chǔ)器的數(shù)據(jù)經(jīng)過(guò)TDES加密后才寫(xiě)入其中，所有從存儲(chǔ)器讀入的數(shù)據(jù)經(jīng)過(guò)TDES解密后才送回至處理器執(zhí)行；如果用戶選擇不加密模式，那么處理器將直接和存儲(chǔ)器進(jìn)行通信，代碼保護(hù)芯片將不啟動(dòng)任何加密/解密操作。這種設(shè)計(jì)方式，使得芯片可以適用于更多的嵌入式系統(tǒng)，同時(shí)也給予用戶最大限度的靈活性。

圖2 代碼保護(hù)芯片架構(gòu)

2 .2 核心處理模塊

核心處理模塊是整個(gè)系統(tǒng)的核心部分，如圖3所示：主要完成指令譯碼、控制FIFO 的讀寫(xiě)、控制TDES加密/解密的運(yùn)行，控制I2C、SPI、通用N and- Flash模塊和外界的數(shù)據(jù)接收和傳送以及對(duì)內(nèi)部EEPROM進(jìn)行操作。當(dāng)代碼保護(hù)芯片接收到處理器發(fā)出的讀數(shù)據(jù)命令后，將從存儲(chǔ)器中預(yù)取64 字節(jié)的數(shù)據(jù)，然后進(jìn)行TDES解密。解密的同時(shí)，芯片再次從存儲(chǔ)器預(yù)取64字節(jié)的數(shù)據(jù)，寫(xiě)入內(nèi)部的另外的64字節(jié)FIFO 中：乒乓FIFO 架構(gòu)的設(shè)計(jì)以及采用流水線技術(shù)的TDES加密/解密，大大提高了代碼保護(hù)芯片的效率。

圖3 核心處理模塊框圖

2.3 芯片內(nèi)部EEPROM 存儲(chǔ)數(shù)據(jù)內(nèi)容介紹

由于存儲(chǔ)器出自不同的廠商，因此對(duì)于存儲(chǔ)器的讀寫(xiě)等命令存在著一定的差異，為了滿足系統(tǒng)對(duì)不同廠商芯片的適用性，該代碼保護(hù)芯片內(nèi)部?jī)?nèi)嵌了一個(gè)64字節(jié)的可讀寫(xiě)EEPROM, 用來(lái)存放一些特殊的數(shù)據(jù)，用戶可以通過(guò)特殊的命令，達(dá)到對(duì)相關(guān)地址的寫(xiě)操作。相關(guān)地址存放數(shù)據(jù)如下所示：

地址0x00至0x05: 分別代表SPI讀操作指令代碼、SPI寫(xiě)操作指令代碼、SPI寫(xiě)狀態(tài)寄存器指令代碼、SPI讀狀態(tài)寄存器指令代碼、SPI關(guān)閉寫(xiě)操作指令代碼、SPI允許寫(xiě)操作指令代碼。

地址0x06至0x07: 分別代表I2C 器件地址、I2C有效地址字節(jié)數(shù)。

地址0x08至0x0D: 分別代表NAND - Flash 讀操作指令代碼1、NAND - FLASH 讀操作指令代碼2、NAND - FLASH 讀操作指令代碼3 、NAND- FLASH 頁(yè)編程操作指令代碼1、NAND- FLASH 頁(yè)編程操作指令代碼2、NAND- FLASH有效地址字節(jié)數(shù)。

地址0x0E至0x25: 分別代表24字節(jié)的TDES密匙。

地址0x25以后的區(qū)域?yàn)楸Ａ魠^(qū)域，預(yù)留給將來(lái)使用。

3 代碼保護(hù)芯片設(shè)計(jì)實(shí)現(xiàn)

3.1 綜合結(jié)果

本文設(shè)計(jì)的嵌入式軟件代碼安全保護(hù)芯片，使用V erilog 語(yǔ)言進(jìn)行編程，并進(jìn)行了功能驗(yàn)證，使用Quartus- 7 2進(jìn)行了綜合及布局布線，并完成了后仿真。實(shí)驗(yàn)結(jié)果表明，整個(gè)系統(tǒng)適用的時(shí)鐘工作頻率介于4MH z和96MH z之間，滿足目前主流的嵌入式系統(tǒng)的數(shù)據(jù)讀寫(xiě)速度。使用Stratix II系列的EP2S15F484C3器件進(jìn)行了綜合，綜合結(jié)果見(jiàn)圖4：

圖4 綜合結(jié)果

3.2 系統(tǒng)性能分析

3.2.1 基于I2C /SPI接口的存儲(chǔ)器

當(dāng)代碼保護(hù)芯片第一次從處理器接收連續(xù)讀操作指令后，由于代碼保護(hù)芯片需要從存儲(chǔ)器預(yù)取64 字節(jié)，所以必須等待1 28ms（和存儲(chǔ)器通信的頻率為400K）；因?yàn)榇�碼保護(hù)芯片采取流水線技術(shù)的TDES, 所以第51個(gè)時(shí)鐘周期后, 解密后的數(shù)據(jù)就可以傳送回處理器，由于在向處理器傳送數(shù)據(jù)的同時(shí)，代碼保護(hù)芯片也同時(shí)從存儲(chǔ)器接受數(shù)據(jù)，因此，處理器不需再等待額外的時(shí)間，就可以連續(xù)的從代碼保護(hù)芯片接受解密后的指令。因此當(dāng)系統(tǒng)時(shí)鐘工作頻率為4MH z, 處理器必須等待1 29275ms后，才可接收數(shù)據(jù)；當(dāng)系統(tǒng)始終工作頻率為96MH z, 處理器只須等待1 28053m s后，就可接收數(shù)據(jù)。

3.2.2 N and- Flash存儲(chǔ)器

目前主流的Nand- F lash器件，其最大的串行讀出數(shù)據(jù)時(shí)間為50ns, 預(yù)取64 字節(jié)，必須等待3200ns,TDES解密時(shí)間同節(jié)3.1.1, 因此當(dāng)系統(tǒng)時(shí)鐘工作頻率為4MH z, 處理器必須等待15 95us后，才可接收數(shù)據(jù)；而當(dāng)系統(tǒng)時(shí)鐘工作頻率為96MH z, 處理器只須等待3 73125us后，就可接收數(shù)據(jù)。

本文設(shè)計(jì)的嵌入式軟件代碼保護(hù)系統(tǒng)，已經(jīng)成功地對(duì)國(guó)家半導(dǎo)體公司的CAT1026芯片存儲(chǔ)器進(jìn)行解/加密讀寫(xiě)操作，雖然基于TDES的加密和解密的過(guò)程降低了嵌入式系統(tǒng)的運(yùn)行速度，但是以少量降低性能換取更高的產(chǎn)品安全性，對(duì)于用戶來(lái)說(shuō)，是完全可以接受的。它對(duì)于保護(hù)公司的知識(shí)產(chǎn)權(quán)、提高產(chǎn)品的市場(chǎng)壽命有著重要的、積極的意義，有著極為廣泛的應(yīng)用前景。

來(lái)源：互聯(lián)網(wǎng)