基于AD9857的偽隨機(jī)碼調(diào)相雷達(dá)發(fā)射硬件平臺(tái)的設(shè)計(jì)

高頻地波雷達(dá)應(yīng)用于連續(xù)大面積海洋環(huán)境監(jiān)測(cè)，可實(shí)時(shí)探測(cè)風(fēng)、浪、流和潮等海面動(dòng)力學(xué)參數(shù)。它的研制和開(kāi)發(fā)對(duì)海上作業(yè)、海洋開(kāi)發(fā)和國(guó)防等方面都具有重大意義[1]。

近年來(lái)可編程邏輯器件的飛速發(fā)展促進(jìn)了軟件無(wú)線(xiàn)電技術(shù)的發(fā)展。由于傳統(tǒng)的基于分立器件的雷達(dá)發(fā)射和接收系統(tǒng)缺乏靈活性，各項(xiàng)參數(shù)不易更改，所以，新一代高頻地波雷達(dá)系統(tǒng)將采用基于軟件無(wú)線(xiàn)電思想的發(fā)射和接收通用硬件平臺(tái)，實(shí)現(xiàn)雷達(dá)工作參數(shù)的可編程性，從而實(shí)現(xiàn)不同用途的探測(cè)。并且整個(gè)雷達(dá)系統(tǒng)將會(huì)考慮進(jìn)一步提高集成度，越來(lái)越多的模塊將會(huì)基于軟件無(wú)線(xiàn)電思想設(shè)計(jì)。較之上一代高頻地波雷達(dá)系統(tǒng)采用的調(diào)頻中斷連續(xù)波(FMICW)體制，新一代雷達(dá)系統(tǒng)采用m系列偽隨機(jī)碼調(diào)相體制，并且基于 AD9857數(shù)字正交上變頻器和VXI總線(xiàn)傳輸模式。本文將重點(diǎn)介紹新一代雷達(dá)系統(tǒng)發(fā)射部分硬件平臺(tái)中m系列偽隨機(jī)碼調(diào)相模塊的設(shè)計(jì)。

1  通用雷達(dá)發(fā)射和接收硬件平臺(tái)原理

根據(jù)本實(shí)驗(yàn)室研制的高頻地波雷達(dá)對(duì)測(cè)距精度、距離分辨率等雷達(dá)參數(shù)的要求，新一代高頻地波雷達(dá)系統(tǒng)采用40.5MHz的處理中頻，射頻信號(hào)頻率為2M~30MHz，接收機(jī)的本振頻率為42.5M~70.5MHz，其原理框圖如圖1所示。

雷達(dá)發(fā)射過(guò)程：先由可編程邏輯器件(FPGA/CPLD，下同)編程產(chǎn)生一m系列偽隨機(jī)碼調(diào)相脈沖信號(hào)，經(jīng)AD9857數(shù)字正交上變頻器上變頻到40.5MHz后，經(jīng)過(guò)濾波、功率放大和混頻后得到射頻信號(hào)，再由射頻端電路和功率放大后，饋送到天線(xiàn)發(fā)送出去。雷達(dá)接收過(guò)程：天線(xiàn)接收到的回波信號(hào)先經(jīng)射頻端電路濾波和放大后，與本振信號(hào)混頻得到中頻信號(hào)，再經(jīng)濾波放大和模數(shù)轉(zhuǎn)換后送入數(shù)字下變頻器降速處理得到低速的數(shù)字基帶信號(hào)，最后送給可編程邏輯器件進(jìn)行相關(guān)的處理。與此同時(shí)，可編程邏輯器件處理后的信號(hào)經(jīng)VXI(VME Extension for Instrumentation)總線(xiàn)送入PC主機(jī)。這種設(shè)計(jì)的最大好處就是發(fā)射脈沖編碼信號(hào)由可編程邏輯器件編程產(chǎn)生，修改靈活，并且接收到的回波信號(hào)的處理以及和VXI總線(xiàn)的接口電路都可在可編程邏輯器件中一起設(shè)計(jì)，大大提高了系統(tǒng)的集成度，充分體現(xiàn)了軟件無(wú)線(xiàn)電思想的優(yōu)勢(shì)。

2  雷達(dá)發(fā)射部分設(shè)計(jì)

根據(jù)上述的雷達(dá)發(fā)射原理，基于AD9857數(shù)字正交上變頻器的偽隨機(jī)碼調(diào)相體制雷達(dá)發(fā)射部分的設(shè)計(jì)方法是：整個(gè)設(shè)計(jì)選用Altera公司的FLEX10K系列芯片，在MAX+PLUSII開(kāi)發(fā)環(huán)境下進(jìn)行。FLEX10K系列可編程邏輯器件內(nèi)的設(shè)計(jì)主要包括：m系列偽隨機(jī)碼調(diào)相信號(hào)系列的產(chǎn)生模塊、AD9857的控制及串口寄存器配置模塊、VXI總線(xiàn)接口模塊三大部分。三大模塊的設(shè)計(jì)是整個(gè)發(fā)射部分設(shè)計(jì)的重點(diǎn)和難點(diǎn)，同時(shí)也是關(guān)鍵技術(shù)所在。設(shè)計(jì)采用硬件編程語(yǔ)言VHDL文本輸入和原理圖輸入相結(jié)合的設(shè)計(jì)方法。發(fā)射部分原理圖如圖2所示。

2.1 FPGA內(nèi)各模塊的設(shè)計(jì)

2.1.1 m系列偽隨機(jī)碼調(diào)相模塊的設(shè)計(jì)

在通常的單頻脈沖雷達(dá)系統(tǒng)中，采用寬度為?子、周期為T(mén)的單脈沖對(duì)頻率為f0的正弦或余弦載波進(jìn)行幅度控制得到脈沖調(diào)幅波。簡(jiǎn)單的脈沖雷達(dá)雖然可以獲得很高的收發(fā)隔離以及很高的距離分辨率，但是它有一個(gè)很明顯的缺點(diǎn)，就是距離分辨率和實(shí)際最大探測(cè)距離之間存在著矛盾。因?yàn)槿绻�距離分辨率很高，則發(fā)射脈沖的寬度?子很小，工作比率很低，平均發(fā)射功率也就很低，從而導(dǎo)致實(shí)際探測(cè)距離減小[3]。相反，若通過(guò)增大脈沖功率來(lái)提高雷達(dá)系統(tǒng)的最大探測(cè)距離，則會(huì)增大發(fā)射機(jī)的難度，同時(shí)也增加了故障率。

為了解決上述矛盾，因而產(chǎn)生了脈沖壓縮技術(shù)。脈沖壓縮技術(shù)是使雷達(dá)系統(tǒng)發(fā)射寬度相對(duì)較寬而峰值功率較低的脈沖，利用該技術(shù)既可增大系統(tǒng)的最大探測(cè)距離，又不增加發(fā)射機(jī)的難度。脈沖壓縮技術(shù)是通過(guò)在發(fā)射部分對(duì)載波編碼擴(kuò)頻，然后在接收機(jī)中對(duì)回波進(jìn)行壓縮處理實(shí)現(xiàn)的。目前的脈沖壓縮方法一般采用線(xiàn)性調(diào)頻中斷連續(xù)波(FMICM)和偽隨機(jī)碼調(diào)相中斷連續(xù)波2種波形。新一代高頻地波雷達(dá)系統(tǒng)將采用偽隨機(jī)碼調(diào)相連續(xù)波。

在偽隨機(jī)碼調(diào)相體制中，一般采用m系列的偽隨機(jī)碼。m序列是一種相當(dāng)重要的偽隨機(jī)序列，被廣泛地應(yīng)用在雷達(dá)系統(tǒng)和擴(kuò)頻通信等場(chǎng)合。m系列的特性：(1)具有隨機(jī)序列的隨機(jī)特性（即統(tǒng)計(jì)特性）。(2)是一個(gè)預(yù)先可以確定的，并且可以重復(fù)實(shí)現(xiàn)的確定序列。(3)有很好的自相關(guān)特性，它的自相關(guān)函數(shù)只有2個(gè)不同的值，即有雙值自相關(guān)函數(shù)特性。(4)具有相同級(jí)數(shù)的線(xiàn)性移位寄存器可產(chǎn)生的最長(zhǎng)序列。本設(shè)計(jì)采用的就是m系列偽隨機(jī)碼。

m系列偽隨機(jī)碼調(diào)相模塊主要由如圖3所示的部分組成。先由一分頻器產(chǎn)生m 系列產(chǎn)生頻率和調(diào)相器的工作頻率。這一部分的設(shè)計(jì)要綜合考慮其他部分的工作原理。因?yàn)檎{(diào)相器中的正弦和余弦采樣離散點(diǎn)值的地址產(chǎn)生頻率要取為m系列產(chǎn)生頻率的100倍，所以分頻器要先使clock進(jìn)行100次分頻，分頻后的頻率作為m系列產(chǎn)生時(shí)鐘頻率，而clock作為正弦和余弦離散采樣點(diǎn)值的取值地址產(chǎn)生頻率。

高頻地波雷達(dá)系統(tǒng)中初步采用8級(jí)，也就是28－1＝255個(gè)碼長(zhǎng)的m系列，每片碼元長(zhǎng)度取為T(mén)e＝64μs。由于級(jí)數(shù)比較多，所以宜采用文本輸入的方式產(chǎn)生該m系列。根據(jù)m序列的特征多項(xiàng)式系數(shù)與m序列產(chǎn)生器反饋系數(shù)的關(guān)系，可以組成一種各級(jí)系數(shù)分別是：c0=c4=c5=c6=c8=1，c1=c2=c3=c7=0[4]的8級(jí)m序列產(chǎn)生器。

二進(jìn)制相位調(diào)制就是在數(shù)字基帶信號(hào)碼元為0時(shí)，載波相位取π，使輸出波形倒相；基帶信號(hào)碼元為1時(shí)，載波相位取0，輸出波形不變。這樣就以載波的不同相位表示了相應(yīng)的基帶脈沖信息，實(shí)現(xiàn)了頻率的擴(kuò)展[5]。本設(shè)計(jì)中的載波信號(hào)是一系列的正弦和余弦離散采樣點(diǎn)值。通過(guò)試驗(yàn)發(fā)現(xiàn)在每個(gè)m系列基帶碼元時(shí)間段，即本設(shè)計(jì)所采取的64μs內(nèi)，載波采樣100個(gè)點(diǎn)能比較好地滿(mǎn)足設(shè)計(jì)要求。載波離散采樣點(diǎn)值的生成，也即正弦和余弦離散采樣點(diǎn)值塊的設(shè)計(jì)要考慮AD9857數(shù)字正交上變頻器的并口數(shù)據(jù)輸入端對(duì)數(shù)據(jù)格式及數(shù)據(jù)輸入速率的要求。此處AD9857芯片要產(chǎn)生I/Q 2路正交載波離散采樣點(diǎn)值并且要對(duì)數(shù)據(jù)進(jìn)行14位補(bǔ)碼形式的格式轉(zhuǎn)換。由于VHDL硬件編程語(yǔ)言中沒(méi)有正弦和余弦產(chǎn)生函數(shù)，所以本設(shè)計(jì)中先用C語(yǔ)言產(chǎn)生I/Q 2路正弦和余弦離散采樣點(diǎn)值，并轉(zhuǎn)化為14位補(bǔ)碼格式，再把14位補(bǔ)碼格式的點(diǎn)值存到一ROM塊中，由調(diào)相器產(chǎn)生它們的取值地址。本設(shè)計(jì)中選用Altera公司的FLEX10K系列芯片中含有嵌入式陣列塊(EAB)，可以構(gòu)造ROM存儲(chǔ)器。