banner.jpg)
新思科技 （ Synopsys， Inc）與 開創(chuàng) Network-on-Chip （ NoC ） Interconnect IP解決方案的供應(yīng)商 Arteris， Inc.，近日宣布一項技術(shù)合作成果，成功將Arteris FlexNoC Interconnect IP模組與新思科技的Platform Architect環(huán)境結(jié)合，提供系統(tǒng)設(shè)計者在終端產(chǎn)品架構(gòu)上，模擬真實的系統(tǒng)層級效能。由Arteris FlexNoC配置工具導(dǎo)出的System C轉(zhuǎn)換層級模型（transaction-level models；TLMs），可輕易整合新思科技的架構(gòu)設(shè)計模型（architecture design models ）、流量產(chǎn)生器（ traffic generators ），讓客戶在系統(tǒng)軟體或RTL設(shè)計完成幾個月前，取得終端產(chǎn)品效能與多核心系統(tǒng)架構(gòu)高效最佳化的早期分析結(jié)果。
隨著 Arteris FlexNoC Interconnect 模型近期在交易處理器 （Transactors） 與分析監(jiān)控支援 （analysis monitor support） 的提升，新思科技具備多核心最佳化技術(shù)（Multicore Optimization Technology： MCO）的 Platform Architect 環(huán)境，在早期效能分析和復(fù)雜設(shè)計最佳化上，提供系統(tǒng)設(shè)計師 3 項獨特的優(yōu)勢：（一）可在軟體和 RTL 完成前，取得全配效能模型 （fully-instrumented performance models） ；（二）可清楚計算與呈現(xiàn)多核心設(shè)計的動態(tài)行為和效能瓶頸；（三）設(shè)計流程自動化，研發(fā)人員可在幾天內(nèi)開發(fā)數(shù)百項架構(gòu)替代方案，不必在文件規(guī)格和 RTL 方法上花費數(shù)周或數(shù)個月的時間。
目前采用 FlexNoC Interconnect IP的架構(gòu)，可藉由這些功能優(yōu)勢，更完全地開發(fā)并且最佳化多核心架構(gòu)，避免SoC晶片設(shè)計不當(dāng)造成的昂貴成本。
Arteris FlexNoC的矽晶驗證商用network-on-chip Interconnect IP，讓客戶減少晶片Interconnect線路數(shù)量與多核心系統(tǒng)晶片設(shè)計的邏輯需求。
透過減少Interconnect線路和邏輯閘，可解決后端 配置布線階段（P&R）出現(xiàn)的 繞線擁塞（Rouging congestion）和時序收斂（Timing Closure）問題，進(jìn)而 縮短研發(fā)周期、提高Interconnect頻率，以及減少Interconnect面積和功耗。
產(chǎn)品資訊
Arteris 和新思科技的整合方案，目前提供 Arteris FlexNoC 2.6 以上的版本、以及新思科技 Platform Architect MCO G-2011.06-SP2 以上的工具版本。關(guān)于Arteris的更多資訊，請上公司官網(wǎng)www.arteris.com，或與greater.china@arteris.com聯(lián)系！ ；關(guān)于更多新思科技的 Platform Architect MCO 工具環(huán)境資訊，請上網(wǎng)站 http://www.synopsys.com/platformarchitect 。
